このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018066420) 半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/066420 国際出願番号: PCT/JP2017/034829
国際公開日: 12.04.2018 国際出願日: 27.09.2017
IPC:
H01L 25/07 (2006.01) ,H01L 23/48 (2006.01) ,H01L 25/18 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
48
動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
出願人:
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city Aichi 4488661, JP
発明者:
林 敬昌 HAYASHI Hiromasa; JP
戸本 俊介 TOMOTO Shunsuke; JP
森 勇輔 MORI Yusuke; JP
代理人:
金 順姫 JIN Shunji; JP
優先権情報:
2016-19912707.10.2016JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
要約:
(EN) A semiconductor device is provided with: a first chip (10) including a first switching element (12) that limits a flow of electric current in one direction in a current path; a second chip (20) including a second switching element (22) that limits a flow of electric current in the opposite direction to the one direction in the current path; wiring (30) serving as a relay between the first chip and the second chip and thereby forming a part of the current path; a lead frame (40) which comprises a first lead (42) with the first chip fixedly arranged thereon and a second lead (44) with the second chip fixedly arranged thereon, and which forms a current path; and a mold resin (60) which integrally seals the first chip, the second chip, the wiring, and the lead frame. The wiring is a shunt resistance including a resistor (32). The lead frame further includes a sense terminal (100e, 100f, 46) for detecting a voltage drop across the resistor.
(FR) L'invention concerne un dispositif semiconducteur comprenant : une première puce (10) contenant un premier élément de commutation (12) qui limite un flux de courant électrique dans une direction dans un trajet de courant ; une deuxième puce (20) contenant un deuxième élément de commutation (22) qui limite un flux de courant électrique dans la direction opposée à la direction dans le trajet de courant ; un câblage (30) servant de relais entre la première puce et la deuxième puce et formant ainsi une partie du trajet de courant ; une grille de connexion (40) qui comprend un premier conducteur (42) sur lequel la première puce est disposée de manière fixe et un deuxième conducteur (44) sur lequel la deuxième puce est disposée de manière fixe, et qui forme un trajet de courant ; et une résine de moulage (60) qui scelle intégralement la première puce, la deuxième puce, le câblage et la grille de connexion. Le câblage est une résistance shunt qui contient une résistance (32). La grille de connexion comprend en outre une borne de détection (100e, 100f, 46) destinée à détecter une chute de tension aux bornes de la résistance.
(JA) 半導体装置は、電流経路において一方向に電流が流れるのを制限する第1スイッチング素子(12)を有する第1チップ(10)と、電流経路において一方向と反対方向に電流が流れるのを制限する第2スイッチング素子(22)を有する第2チップ(20)と、第1チップと第2チップとを中継することで電流経路の一部を形成する配線(30)と、第1チップが固定配置された第1リード(42)と、第2チップが固定配置された第2リード(44)と、を有し、電流経路を形成するリードフレーム(40)と、第1チップ、第2チップ、配線、及び、リードフレームを一体的に封止するモールド樹脂(60)と、を備える。配線は、抵抗体(32)を有するシャント抵抗であり、リードフレームは、抵抗体による電圧降下を検出するためのセンス端子(100e,100f,46)をさらに有している。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)