このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018063400) MULTI-CHIP PACKAGE WITH HIGH DENSITY INTERCONNECTS
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2018/063400 国際出願番号: PCT/US2016/055023
国際公開日: 05.04.2018 国際出願日: 30.09.2016
IPC:
H01L 25/18 (2006.01) ,H01L 25/065 (2006.01) ,H01L 23/00 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
065
装置がグループ27/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
出願人:
INTEL CORPORATION [US/US]; 2200 Mission College Blvd. Santa Clara, CA 95054, US
発明者:
ALEKSOV, Aleksandar; US
ELSHERBINI, Adel A.; US
DARMAWIKARTA, Kristof; US
MAY, Robert A.; US
BOYAPATI, Sri Ranga Sai; US
代理人:
GUGLIELMI, David, L.; US
優先権情報:
発明の名称: (EN) MULTI-CHIP PACKAGE WITH HIGH DENSITY INTERCONNECTS
(FR) BOÎTIER MULTI-PUCE À INTERCONNEXIONS HAUTE DENSITÉ
要約:
(EN) An apparatus is provided which comprises: a plurality of first conductive contacts having a first pitch spacing on a substrate surface, a plurality of second conductive contacts having a second pitch spacing on the substrate surface, and a plurality of conductive interconnects disposed within the substrate to couple a first grouping of the plurality of second conductive contacts associated with a first die site with a first grouping of the plurality of second conductive contacts associated with a second die site and to couple a second grouping of the plurality of second conductive contacts associated with the first die site with a second grouping of the plurality of second conductive contacts associated with the second die site, wherein the conductive interconnects to couple the first groupings are present in a layer of the substrate above the conductive interconnects to couple the second groupings. Other embodiments are also disclosed and claimed.
(FR) L'invention concerne un appareil qui comprend : une pluralité de premiers contacts conducteurs ayant un premier espacement de pas sur une surface de substrat, une pluralité de seconds contacts conducteurs ayant un second espacement de pas sur la surface de substrat, et une pluralité d'interconnexions conductrices disposées à l'intérieur du substrat pour coupler un premier groupement de la pluralité de seconds contacts conducteurs associés à un premier site de puce avec un premier groupement de la pluralité de seconds contacts conducteurs associés à un second site de puce et pour coupler un second groupement de la pluralité de seconds contacts conducteurs associés au premier site de puce avec un second groupement de la pluralité de seconds contacts conducteurs associés au second site de puce, les interconnexions conductrices pour coupler les premiers groupements étant présentes dans une couche du substrat au-dessus des interconnexions conductrices pour coupler les seconds groupements. L'invention se rapporte également à d'autres modes de réalisation.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)