このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018062482) 半導体装置の製造方法および実装装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/062482 国際出願番号: PCT/JP2017/035469
国際公開日: 05.04.2018 国際出願日: 29.09.2017
IPC:
H01L 21/60 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
065
装置がグループ27/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
出願人:
株式会社新川 SHINKAWA LTD. [JP/JP]; 東京都武蔵村山市伊奈平2丁目51番地の1 51-1, Inadaira 2-chome, Musashimurayama-shi, Tokyo 2088585, JP
発明者:
中村 智宣 NAKAMURA Tomonori; JP
前田 徹 MAEDA Toru; JP
代理人:
特許業務法人YKI国際特許事務所 YKI PATENT ATTORNEYS; 東京都武蔵野市吉祥寺本町一丁目34番12号 1-34-12, Kichijoji-Honcho, Musashino-shi, Tokyo 1800004, JP
優先権情報:
2016-19494630.09.2016JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND MOUNTING DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN SEMI-CONDUCTEUR ET DISPOSITIF DE MONTAGE
(JA) 半導体装置の製造方法および実装装置
要約:
(EN) A mounting method for laminating and mounting a specified target lamination number of semiconductor chips 10 on a substrate 30 includes: a first lamination step for laminating while temporarily crimping one or more semiconductor chips 10 on the substrate 30 to thereby form a first chip laminate body ST1; a first permanent crimping step for applying pressure while heating from the upper side of the first chip laminate body ST1 to thereby collectively and permanently crimp the one or more semiconductor chips 10; a second lamination step for sequentially laminating while temporarily crimping two or more semiconductor chips 10 on the permanently crimped semiconductor chips 10 to thereby form a second chip laminate body ST2; and a second permanent crimping step for applying pressure while heating from the upper side of the second chip laminate body ST2 to thereby collectively and permanently crimp the two or more semiconductor chips 10.
(FR) La présente invention concerne un procédé de montage permettant de stratifier et de monter un nombre spécifié de stratifications cibles de puces semi-conductrices (10) sur un substrat (30), qui comprend : une première étape de stratification consistant à stratifier tout en sertissant temporairement une ou plusieurs puces semi-conductrices (10) sur le substrat (30) de façon à former ainsi un premier corps stratifié de puce (ST1) ; une première étape de sertissage permanent consistant à appliquer une pression pendant le chauffage par le côté supérieur du premier corps stratifié de puce (ST1) de façon à sertir ainsi collectivement et de manière permanente lesdites puces semi-conductrices (10) ; une seconde étape de stratification consistant à stratifier de manière séquentielle tout en sertissant temporairement deux puces semi-conductrices ou plus (10) sur les puces semi-conductrices serties de manière permanente (10) de façon à former ainsi un second corps stratifié de puce (ST2) ; et une seconde étape de sertissage permanent consistant à appliquer une pression pendant le chauffage par le côté supérieur du second corps stratifié de puce (ST2) de façon à sertir ainsi collectivement et de manière permanente les deux puces semi-conductrices ou plus (10).
(JA) 基板30上に、規定の目標積層数の半導体チップ10を積層して実装する実装方法は、前記基板30の上において、1以上の半導体チップ10を、順次、仮圧着しながら積層することで第一チップ積層体ST1を形成する第一積層工程と、前記第一チップ積層体ST1を上側から加熱しつつ加圧することで、前記1以上の半導体チップ10を一括で本圧着する第一本圧着工程と、本圧着された半導体チップ10の上において、2以上の半導体チップ10を、順次、仮圧着しながら積層することで第二チップ積層体ST2を形成する第二積層工程と、前記第二チップ積層体ST2を上側から加熱しつつ加圧することで、前記2以上の半導体チップ10を一括で本圧着する第二本圧着工程と、を含む。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)