このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018062423) 半導体装置の製造方法および実装装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/062423 国際出願番号: PCT/JP2017/035323
国際公開日: 05.04.2018 国際出願日: 28.09.2017
IPC:
H01L 21/60 (2006.01) ,H01L 25/065 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
065
装置がグループ27/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
03
すべての装置がグループ27/00~51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
04
個別の容器を持たない装置
07
装置がグループ29/00に分類された型からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
25
複数の個々の半導体または他の固体装置からなる組立体
18
装置がグループ27/00~51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
出願人:
株式会社新川 SHINKAWA LTD. [JP/JP]; 東京都武蔵村山市伊奈平2丁目51番地の1 51-1, Inadaira 2-chome, Musashimurayama-shi, Tokyo 2088585, JP
発明者:
中村 智宣 NAKAMURA Tomonori; JP
前田 徹 MAEDA Toru; JP
代理人:
特許業務法人YKI国際特許事務所 YKI PATENT ATTORNEYS; 東京都武蔵野市吉祥寺本町一丁目34番12号 1-34-12, Kichijoji-Honcho, Musashino-shi, Tokyo 1800004, JP
優先権情報:
2016-19494530.09.2016JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND MOUNTING DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR, ET DISPOSITIF DE MONTAGE
(JA) 半導体装置の製造方法および実装装置
要約:
(EN) The present invention is provided with: a temporary crimping step in which one or more semiconductor chips 10 are sequentially laminated while being temporarily crimped in each of two or more locations on a substrate 30 to thereby form chip stacks ST in a temporarily crimped state; and a permanent crimping step in which the top surfaces of all of the chip stacks ST formed in the temporarily crimped state are sequentially heated, compressed, and permanently crimped. Furthermore, a specification step is provided prior to the temporary crimping step, in which a separation distance Dd is specified, which is the distance from the chip stacks ST during the permanent crimping step to a location at which the temperature of the substrate 30, the temperature of which having been raised by heating for the permanent crimping, is at or below a specified permissible temperature Td, and in the temporary crimping step, the chip stacks ST in the temporarily crimped state are formed separated from each other by the separation distance Dd or more.
(FR) La présente invention comprend : une étape de sertissage temporaire consistant à stratifier séquentiellement une ou plusieurs puces semi-conductrices (10) tout en sertissant temporairement ces dernières dans chaque emplacement d'au moins deux emplacements sur un substrat (30) de façon à former ainsi des empilements de puces (ST) dans un état temporairement serti ; et une étape de sertissage permanent consistant à chauffer successivement, comprimer, puis sertir de manière permanente les surfaces supérieures de tous les empilements de puces (ST) formés dans l'état temporairement serti. En outre, une étape de spécification est prévue avant l'étape de sertissage temporaire, consistant à spécifier une distance de séparation Dd représentant la distance des empilements de puces (ST) pendant l'étape de sertissage permanent à un emplacement où la température du substrat (30), dont la température a été augmentée par chauffage en vue du sertissage permanent, est inférieure ou égale à une température admissible spécifiée Td, et à l'étape de sertissage temporaire, les empilements de puces (ST) dans l'état temporairement serti sont formés séparés les uns des autres par une distance supérieure ou égale à la distance de séparation Dd.
(JA) 基板30上の2以上の箇所それぞれにおいて、1以上の半導体チップ10を順次、仮圧着しながら積層して仮圧着状態のチップスタックSTを形成する仮圧着工程と、形成された前記仮圧着状態のチップスタックST全ての上面を、順番に、加熱加圧して本圧着する本圧着工程と、を備え、さらに、前記仮圧着工程に先だって、本圧着中のチップスタックSTから、当該本圧着のための加熱により昇温した前記基板30の温度が規定の許容温度Td以下となる箇所までの距離である離間距離Ddを特定する特定工程を備え、前記仮圧着工程では、前記仮圧着状態のチップスタックSTを、互いに、前記離間距離Dd以上、離して形成する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)