このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018061177) 半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/061177 国際出願番号: PCT/JP2016/078998
国際公開日: 05.04.2018 国際出願日: 30.09.2016
IPC:
H01L 27/04 (2006.01) ,H01L 21/329 (2006.01) ,H01L 21/822 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/41 (2006.01) ,H01L 29/739 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/866 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
328
バイポーラ型の装置,例.ダイオード,トランジスタ,サイリスタ,の製造のための多段階工程
329
装置が1つまたは2つの電極からなるもの,例.ダイオード
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
41
その形状,相対的大きさまたは配置に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70
バイポーラ装置
72
トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
739
電界効果により制御されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
866
ツェナーダイオード
出願人:
新電元工業株式会社 SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
発明者:
小谷 涼平 KOTANI Ryohei; JP
松原 寿樹 MATSUBARA Toshiki; JP
石塚 信隆 ISHIZUKA Nobutaka; JP
三川 雅人 MIKAWA Masato; JP
押野 浩 OSHINO Hiroshi; JP
代理人:
永井 浩之 NAGAI Hiroshi; JP
中村 行孝 NAKAMURA Yukitaka; JP
佐藤 泰和 SATO Yasukazu; JP
朝倉 悟 ASAKURA Satoru; JP
出口 智也 DEGUCHI Tomoya; JP
吉田 昌司 YOSHIDA Shoji; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約:
(EN) [Problem] To provide a semiconductor device capable of suppressing fluctuation in the withstand voltage of an overvoltage protection diode. [Solution] A semiconductor device 1 according to an embodiment comprises: an insulation film 4 formed on a voltage-withstanding region B; an overvoltage protection diode 5 including N-type semiconductor layers 5a and P-type semiconductor layers 5b alternately arranged adjacent to one another on the insulation film 4; conductor parts 6, 7, 8, 9 formed on the insulation film 4 and electrically connected to the overvoltage protection diode 5; an insulation film 15 that covers the overvoltage protection diode 5 and the conductor parts 6, 7, 8, 9; and high-potential parts 17 provided above the overvoltage protection diode 5 with the insulation film 15 therebetween. The P-type impurity concentration of the P-type semiconductor layer 5b is lower than the N-type impurity concentration of the N-type semiconductor layer 5a. The high-potential part 17 is made so as to have a higher potential than the potential of the P-type semiconductor layer 5b located directly below the high-potential part 17 in a state where a reverse bias is applied.
(FR) Le problème décrit par la présente invention est de fournir un dispositif à semi-conducteur capable de supprimer une fluctuation de la tension de tenue d'une diode de protection contre les surtensions. À cet effet, l'invention concerne un dispositif à semi-conducteur 1 selon un mode de réalisation qui comprend : un film d'isolation 4 formé sur une région de tenue à la tension B ; une diode de protection contre les surtensions 5 comprenant des couches semi-conductrices de type N 5a et des couches semi-conductrices de type P 5b disposées en alternance adjacentes les unes aux autres sur le film d'isolation 4 ; des parties conductrices 6, 7, 8, 9 formées sur le film d'isolation 4 et connectées électriquement à la diode de protection contre les surtensions 5 ; un film d'isolation 15 qui recouvre la diode de protection contre les surtensions 5 et les parties conductrices 6, 7, 8, 9 ; et des parties haute tension 17 disposées au-dessus de la diode de protection contre les surtensions 5 ayant le film d'isolation 15 entre elles. La concentration en impuretés de type P de la couche semi-conductrice de type P 5b est inférieure à la concentration en impuretés de type N de la couche semi-conductrice de type N 5a. La partie haute tension 17 est réalisée de manière à avoir un potentiel plus élevé que le potentiel de la couche semi-conductrice de type P 5b située directement en dessous de la partie haute tension 17 dans un état où une polarisation inverse est appliquée.
(JA) 【課題】過電圧保護ダイオードの耐圧変動を抑制することが可能な半導体装置を提供する。 【解決手段】実施形態の半導体装置1は、耐圧領域B上に形成された絶縁膜4と、絶縁膜4上に交互に隣接配置されたN型半導体層5aとP型半導体層5bを有する過電圧保護ダイオード5と、絶縁膜4上に形成され、過電圧保護ダイオード5に電気的に接続された導体部6,7,8,9と、過電圧保護ダイオード5および導体部6,7,8,9を被覆する絶縁膜15と、絶縁膜15を介して過電圧保護ダイオード5の上方に設けられた高電位部17と、を備え、P型半導体層5bのP型不純物濃度は、N型半導体層5aのN型不純物濃度より低く、高電位部17は、逆バイアス印加状態において、高電位部17の直下に位置するP型半導体層5bの電位よりも高い電位を有するように構成されている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)