WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018051931) 半導体装置およびそのプログラミング方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/051931 国際出願番号: PCT/JP2017/032606
国際公開日: 22.03.2018 国際出願日: 11.09.2017
IPC:
H03K 19/177 (2006.01) ,G11C 13/00 (2006.01)
出願人: NEC CORPORATION[JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP
発明者: MIYAMURA Makoto; JP
NEBASHI Ryusuke; JP
SAKAMOTO Toshitsugu; JP
TSUJI Yukihide; JP
BAI Xu; JP
TADA Ayuka; JP
代理人: SHIMOSAKA Naoki; JP
優先権情報:
2016-17873413.09.2016JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND PROGRAMMING METHOD THEREFOR
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE PROGRAMMATION
(JA) 半導体装置およびそのプログラミング方法
要約: front page image
(EN) In order to provide a highly reliable crossbar circuit that enables salvation of reversal of the resistive state of a resistance variable element, this semiconductor device has a configuration obtained by parallelly arranging two unit elements, each including resistance-variable-type two-terminal elements connected in series, the semiconductor device being provided with: a unit element group that is connected to first wiring and second wiring; a first programming driver that changes, via the first wiring, the resistive state of the two-terminal elements constituting the unit element group; a first selection transistor that is connected to the first wiring and the first programming driver; a second programming driver that changes, via the second wiring, the resistive state of the two-terminal elements constituting the unit element group; and a second selection transistor that is connected to the second wiring and the second programming driver.
(FR) La présente invention vise à fournir un circuit crossbar hautement fiable qui permet le rétablissement de l'inversion de l'état résistif d'un élément à résistance variable, et concerne un dispositif à semi-conducteur qui possède une configuration obtenue par agencement parallèle de deux éléments unitaires comportant chacun des éléments à deux bornes de type à résistance variable connectés en série, et qui comprend : un groupe d'éléments unitaires connectés à des premier et second câblages ; un premier pilote de programmation qui modifie, par le biais du premier câblage, l'état résistif des éléments à deux bornes constituant le groupe d'éléments unitaires ; un premier transistor de sélection connecté au premier câblage et au premier pilote de programmation ; un second pilote de programmation qui modifie, par le biais du second câblage, l'état résistif des éléments à deux bornes constituant le groupe d'éléments unitaires ; et un second transistor de sélection connecté au second câblage et au second pilote de programmation.
(JA) 抵抗変化素子の抵抗状態の反転を救済可能とする高信頼なクロスバ回路を提供するために、抵抗変化型の二端子素子が直列に接続されたユニット素子を二つ並列に配置した構成を有し、第一配線および第二配線に接続されるユニット素子群と、第一配線を介してユニット素子群を構成する二端子素子の抵抗状態を変化させる第一プログラミングドライバと、第一配線と第一プログラミングドライバに接続される第一選択トランジスタと、第二配線を介してユニット素子群を構成する二端子素子の抵抗状態を変化させる第二プログラミングドライバと、第二配線と第二プログラミングドライバに接続される第二選択トランジスタとを備える半導体装置とする。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)