このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018051532) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/051532 国際出願番号: PCT/JP2017/007113
国際公開日: 22.03.2018 国際出願日: 24.02.2017
IPC:
H01L 21/338 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/205 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/812 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
338
ショットキーゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
205
固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
778
二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
80
PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812
ショットキーゲートを有するもの
出願人:
サンケン電気株式会社 SANKEN ELECTRIC CO., LTD. [JP/JP]; 埼玉県新座市北野3丁目6番3号 3-6-3 Kitano, Niiza-shi, Saitama 3528666, JP
信越半導体株式会社 SHIN-ETSU HANDOTAI CO.,LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
発明者:
佐藤 憲 SATO Ken; JP
鹿内 洋志 SHIKAUCHI Hiroshi; JP
篠宮 勝 SHINOMIYA Masaru; JP
土屋 慶太郎 TSUCHIYA Keitaro; JP
萩本 和徳 HAGIMOTO Kazunori; JP
代理人:
好宮 幹夫 YOSHIMIYA Mikio; JP
小林 俊弘 KOBAYASHI Toshihiro; JP
優先権情報:
2016-18085715.09.2016JP
発明の名称: (EN) SUBSTRATE FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SUBSTRATE FOR SEMICONDUCTOR DEVICE
(FR) SUBSTRAT DESTINÉ À UN DISPOSITIF À SEMI-CONDUCTEUR, DISPOSITIF À SEMI-CONDUCTEUR, ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法
要約:
(EN) The present invention is a substrate for a semiconductor device having a substrate, a buffer layer which is provided on the substrate and which comprises a nitride semiconductor, and a device active layer comprising a nitride semiconductor layer provided on the buffer layer, wherein the substrate for a semiconductor device is characterized in that: the buffer layer has a first region containing carbon and iron, and a second region which is located on the first region and which has a lower average concentration of iron than does the first region and a higher average concentration of carbon than does the first region; and the average concentration of carbon in the second region is lower than the average concentration of iron in the first region. Thereby provided is a substrate for a semiconductor device with which it is possible to suppress a lateral leak current during high-temperature operation of the device while suppressing a longitudinal leak current, and to suppress a current collapse phenomenon.
(FR) La présente invention concerne un substrat destiné à un dispositif à semi-conducteur ayant un substrat, une couche tampon qui est disposée sur le substrat et qui comprend un semi-conducteur au nitrure, et une couche active de dispositif comprenant une couche semi-conductrice de nitrure disposée sur la couche tampon, le substrat destiné à un dispositif à semi-conducteur étant caractérisé en ce que : la couche tampon présente une première région contenant du carbone et du fer, et une seconde région qui est située sur la première région et qui présente une concentration moyenne en fer inférieure à celle de la première région et une concentration moyenne en carbone supérieure à celle de la première région ; et la concentration moyenne en carbone dans la seconde région est inférieure à la concentration moyenne en fer dans la première région. Ainsi, l'invention concerne un substrat destiné à un dispositif à semi-conducteur avec lequel il est possible de supprimer un courant de fuite latéral pendant un fonctionnement du dispositif à haute température tout en supprimant un courant de fuite longitudinal, et de supprimer un phénomène de chute de courant.
(JA) 本発明は、基板と、該基板上に設けられ、窒化物半導体からなるバッファ層と、前記バッファ層上に設けられた窒化物半導体層からなるデバイス能動層とを有する半導体デバイス用基板であって、前記バッファ層は炭素と鉄を含む第1の領域と、前記第1の領域上にあって、前記第1の領域よりも鉄の平均濃度が低く、前記第1の領域よりも炭素の平均濃度が高い第2の領域とを有し、前記第2の領域の炭素の平均濃度は前記第1の領域の鉄の平均濃度より低いことを特徴とする半導体デバイス用基板である。これにより、縦方向リーク電流を抑制しつつデバイスの高温動作時の横方向リーク電流を抑制できるとともに、電流コラプス現象を抑制することができる半導体デバイス用基板が提供される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)