国際・国内特許データベース検索

1. (WO2018047595) シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Pub. No.:    WO/2018/047595    International Application No.:    PCT/JP2017/029484
Publication Date: Fri Mar 16 00:59:59 CET 2018 International Filing Date: Fri Aug 18 01:59:59 CEST 2017
IPC: H01L 21/205
H01L 21/20
Applicants: SHIN-ETSU HANDOTAI CO.,LTD.
信越半導体株式会社
Inventors: MIZUSAWA Yasushi
水澤 康
Title: シリコンエピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
Abstract:
本発明は、予め、試験用のシリコンウェーハを準備し、該試験用のシリコンウェーハの表面に前記多層膜を形成し、該多層膜を形成したシリコンウェーハの反り方向及び反り量(Warp)Wを測定する工程と、前記測定した反り方向とは反対方向に前記測定した反り量Wを相殺する反りが形成されるように、デバイス形成用基板であるシリコンウェーハと該デバイス形成用基板であるシリコンウェーハ上に形成するエピタキシャル層の形成条件とを選択し、前記選択したデバイス形成用基板であるシリコンウェーハの前記多層膜を形成する表面上に前記選択したエピタキシャル層の形成条件で前記エピタキシャル層を形成する工程を含むシリコンエピタキシャルウェーハの製造方法である。これにより、多層膜を形成したときの反りが低減されるシリコンエピタキシャルウェーハを製造することができるシリコンエピタキシャルウェーハの製造方法が提供される。