このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018044240) A METHOD OF FORMING NANO-PATTERNS ON A SUBSTRATE
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/044240 国際出願番号: PCT/SG2017/050440
国際公開日: 08.03.2018 国際出願日: 05.09.2017
IPC:
B82Y 40/00 (2011.01) ,G02B 1/118 (2015.01)
B 処理操作;運輸
82
ナノテクノロジー
Y
ナノ構造物の特定の使用または応用;ナノ構造物の測定または分析;ナノ構造物の製造または処理
40
ナノ構造物の製造または処理
[IPC code unknown for G02B 1/118]
出願人:
AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH [SG/SG]; 1 Fusionopolis Way #20-10 Connexis North Tower, Singapore 138632, SG
発明者:
YANG, Kwang Wei Joel; SG
DONG, Zhaogang; SG
PANIAGUA-DOMINGUEZ, Ramón; SG
KUZNETSOV, Arseniy; SG
YU, Yefeng; SG
代理人:
SPRUSON & FERGUSON (ASIA) PTE LTD; P.O. Box 1531, Robinson Road Post Office Singapore 903031, SG
優先権情報:
10201607372X05.09.2016SG
発明の名称: (EN) A METHOD OF FORMING NANO-PATTERNS ON A SUBSTRATE
(FR) PROCÉDÉ DE FORMATION DE NANO-MOTIFS SUR UN SUBSTRAT
要約:
(EN) This application relates to a method of forming nano-patterns on a substrate comprising the step of forming a plurality of nanostructures on a dielectric substrate, wherein the nanostructures are dimensioned or spaced apart from each other by a scaling factor of the dielectric substrate with reference to a silicon substrate. There is also provided a method of forming a nano-patterned substrate comprising the step of forming a plurality of nanostructures on a dielectric substrate, wherein said dielectric substrate comprises an anti-reflectance layer disposed on a base substrate. There is also provided a method of forming a nano-patterned substrate comprising the steps of forming a plurality of nanostructures on a dielectric substrate, wherein the dielectric substrate comprises an anti-reflectance layer disposed on a base substrate, wherein the nanostructures comprise a dielectric material, and wherein the nanostructures are dimensioned or spaced apart from each other by a scaling factor of the dielectric material with reference to a silicon substrate.
(FR) Cette demande concerne un procédé de formation de nano-motifs sur un substrat comprenant l'étape consistant à former une pluralité de nano-structures sur un substrat diélectrique, les nano-structures étant dimensionnées ou espacées les unes des autres par un facteur de mise à l'échelle du substrat diélectrique en référence à un substrat de silicium. L'invention concerne également un procédé de formation d'un substrat à nano-motifs comprenant l'étape consistant à former une pluralité de nano-structures sur un substrat diélectrique, ledit substrat diélectrique comprenant une couche antireflet disposée sur un substrat de base. L'invention concerne également un procédé de formation d'un substrat à nano-motifs comprenant les étapes consistant à former une pluralité de nano-structures sur un substrat diélectrique, le substrat diélectrique comprenant une couche antireflet disposée sur un substrat de base, les nano-structures comprenant un matériau diélectrique, et les nano-structures étant dimensionnées ou espacées les unes des autres par un facteur de mise à l'échelle du matériau diélectrique par rapport à un substrat de silicium.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)