WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018043472) アクティブマトリクス基板およびその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2018/043472    国際出願番号:    PCT/JP2017/030892
国際公開日: 08.03.2018 国際出願日: 29.08.2017
IPC:
H01L 29/786 (2006.01), G02F 1/1368 (2006.01), G09F 9/30 (2006.01), H01L 21/336 (2006.01), H01L 27/32 (2006.01), H01L 51/50 (2006.01), H05B 33/28 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522 (JP)
発明者: OKADA Kuniaki; (--)
代理人: OKUDA Seiji; (JP)
優先権情報:
2016-171548 02.09.2016 JP
発明の名称: (EN) ACTIVE MATRIX SUBSTRATE AND METHOD FOR MANUFACTURING SAME
(FR) SUBSTRAT À MATRICE ACTIVE ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) アクティブマトリクス基板およびその製造方法
要約: front page image
(EN)An active matrix substrate (100) has the following: a substrate (12); a first thin film transistor (10A) that is supported on the substrate (12) and that has a first semiconductor layer (13A) containing crystalline silicon; a second thin film transistor (10B) that is supported on the substrate (12) and that has a second semiconductor layer (17) containing an oxide semiconductor; and a third semiconductor layer (13B) containing silicon, which is disposed on the substrate (12) side of the second semiconductor layer (17) of the second thin film transistor (10B), with a first insulating layer (14) interposed between the third semiconductor layer and the second semiconductor layer.
(FR)Un substrat de matrice active (100) comprend les éléments suivants : un substrat (12); un premier transistor en couches minces (10A) qui est supporté sur le substrat (12) et qui a une première couche semi-conductrice (13A) contenant du silicium cristallin; un second transistor à couches minces (10B) qui est supporté sur le substrat (12) et qui a une seconde couche semi-conductrice (17) contenant un semi-conducteur oxyde; et une troisième couche semi-conductrice (13B) contenant du silicium, qui est disposée sur le côté du substrat (12) de la seconde couche semi-conductrice (17) du deuxième transistor à couches minces (10B), avec une première couche isolante (14) interposée entre la troisième couche semi-conductrice et la deuxième couche semi-conductrice.
(JA)アクティブマトリクス基板(100)は、基板(12)と、基板(12)に支持された、結晶質シリコンを含む第1半導体層(13A)を有する第1薄膜トランジスタ(10A)と、基板(12)に支持された、酸化物半導体を含む第2半導体層(17)を有する第2薄膜トランジスタ(10B)と、第2薄膜トランジスタ(10B)の第2半導体層(17)の基板(12)側に第1の絶縁層(14)を介して配置された、シリコンを含む第3半導体層(13B)とを有する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)