WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018043424) アクティブマトリクス基板および表示装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2018/043424    国際出願番号:    PCT/JP2017/030780
国際公開日: 08.03.2018 国際出願日: 28.08.2017
IPC:
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G02F 1/1368 (2006.01), G09G 3/20 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522 (JP)
発明者: YAMAMOTO Kaoru; (--)
代理人: OKUDA Seiji; (JP)
優先権情報:
2016-170832 01.09.2016 JP
発明の名称: (EN) ACTIVE-MATRIX SUBSTRATE AND DISPLAY DEVICE
(FR) SUBSTRAT À MATRICE ACTIVE ET DISPOSITIF D'AFFICHAGE
(JA) アクティブマトリクス基板および表示装置
要約: front page image
(EN)An active-matrix substrate (100) is provided with a plurality of pixel TFTs (10), a plurality of gate wirings (GL) for supplying a scan signal to the plurality of pixel TFTs, a plurality of source wirings (SL) for supplying a display signal to the plurality of pixel TFTs, a gate driver (20) for driving the plurality of gate wirings, and a source driver (30) for driving the plurality of source wirings. At least one of the gate driver and the source driver includes a current mirror circuit (70). The current mirror circuit is constituted by two oxide semiconductor TFTs (71c, 72c) each including an oxide semiconductor layer.
(FR)L’invention concerne un substrat à matrice active (100) comprenant : une pluralité de TFT de pixels (10) ; une pluralité de câblages de grille (GL) permettant de fournir un signal de balayage à la pluralité de TFT de pixels ; une pluralité de câblages de source (SL) permettant de fournir un signal d'affichage à la pluralité de TFT de pixels ; un pilote de grille (20) permettant de commander la pluralité de câblages de grille ; et un pilote de source (30) permettant de commander la pluralité de câblages de source. Le pilote de grille et le pilote de source comprennent un circuit miroir de courant (70). Le circuit miroir de courant est constitué de deux TFT à semi-conducteur à oxyde (71c, 72c) comprenant chacun une couche semi-conductrice à oxyde.
(JA)アクティブマトリクス基板(100)は、複数の画素TFT(10)と、複数の画素TFTに走査信号を供給する複数のゲート配線(GL)と、複数の画素TFTに表示信号を供給する複数のソース配線(SL)と、複数のゲート配線を駆動するゲートドライバ(20)と、複数のソース配線を駆動するソースドライバ(30)とを備える。ゲートドライバおよびソースドライバのうちの少なくとも一方は、カレントミラー回路(70)を含む。カレントミラー回路は、それぞれが酸化物半導体層を含む2つの酸化物半導体TFT(71c、72c)によって構成されている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)