このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018042766) 処理装置、半導体集積回路及び半導体集積回路の起動方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/042766 国際出願番号: PCT/JP2017/017523
国際公開日: 08.03.2018 国際出願日: 09.05.2017
IPC:
G06F 21/57 (2013.01) ,G06F 15/177 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
21
不正行為から計算機,その部品,プログラムまたはデータを保護するためのセキュリティ装置
50
プラットフォーム,(例.プロセッサ,ファームウェアまたはOS)の完全性を維持するために、ユーザー,プログラムまたはデバイスを監視するもの
57
信頼された計算機プラットフォームの保証または維持,例.セキュアブートまたは電源断,バージョンの管理,システム・ソフトウェアの検査,セキュア更新または脆弱性評価
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
15
デジタル計算機一般;データ処理装置一般
16
各々が少くとも算術演算ユニット,プログラム・ユニットおよびレジスタをもつ2つ以上のデジタル計算機が結合されたもの,例.数個のプログラムの同時処理を行うためのもの
177
初期化または構成制御
出願人:
株式会社ソシオネクスト SOCIONEXT INC. [JP/JP]; 神奈川県横浜市港北区新横浜二丁目10番23 2-10-23 Shin-Yokohama, Kohoku-ku, Yokohama-shi, Kanagawa 2220033, JP
発明者:
浅野 和也 ASANO, Kazuya; JP
上野 悠也 UENO, Yuya; JP
後藤 誠司 GOTO, Seiji; JP
代理人:
服部 毅巖 HATTORI, Kiyoshi; JP
優先権情報:
2016-16789230.08.2016JP
発明の名称: (EN) PROCESSING DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD FOR STARTING UP SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) DISPOSITIF DE TRAITEMENT, CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS ET PROCÉDÉ DE DÉMARRAGE DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS
(JA) 処理装置、半導体集積回路及び半導体集積回路の起動方法
要約:
(EN) The present invention enhances, with a simple configuration, the reliability of a processing device including a plurality of semiconductor integrated circuits. This semiconductor integrated circuit (11) encodes a boot code and generates a boot code (20b), and transmits, to a first transmission destination through a network (15), encoded data (22a) including the boot code (20b) on the basis of path information that indicates a distribution path of the boot code (20b). The semiconductor integrated circuit (12) receives, at the first transmission destination, the encoded data (22a) through the network (15), decodes the boot code (20b) and generates a boot code (20c).
(FR) La présente invention permet d'améliorer, à l'aide d'une configuration simple, la fiabilité d'un dispositif de traitement comprenant une pluralité de circuits intégrés à semi-conducteurs. Ce circuit intégré à semi-conducteurs (11) code un code de démarrage et génère un code de démarrage (20b), et transmet, à une première destination de transmission par l'intermédiaire d'un réseau (15), des données codées (22a) comprenant le code de démarrage (20b) sur la base d'informations de trajet qui indiquent un trajet de distribution du code de démarrage (20b). Le circuit intégré à semi-conducteurs (12) reçoit, au niveau de la première destination de transmission, les données codées (22a) par l'intermédiaire du réseau (15), décode le code de démarrage (20b) et génère un code de démarrage (20c).
(JA) 複数の半導体集積回路を含む処理装置の信頼性を、簡素な構成で向上する。 半導体集積回路(11)は、ブートコードを暗号化してブートコード(20b)を生成し、ブートコード(20b)を含む暗号化データ(22a)を、ブートコード(20b)の配信経路を示す経路情報に基づき第1の送信先にネットワーク(15)を介して送信する。半導体集積回路(12)は、第1の送信先であって、ネットワーク(15)を介して暗号化データ(22a)を受信して、ブートコード(20b)を復号してブートコード(20c)を生成する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)