JP2016074084 柱状半導体装置とその製造方法

1. (WO2018033981) 柱状半導体装置とその製造方法

PCT 書誌情報

フルテキスト

国内段階

更新情報

図面

書類

↓

国際事務局に記録されている最新の書誌情報 ⇨ 第三者情報を提供

翻訳: 原文 > 日本語

国際公開番号:	WO/2018/033981	国際出願番号:	PCT/JP2016/074084
国際公開日:	22.02.2018	国際出願日:	18.08.2016
予備審査請求日:	24.01.2017

IPC:

H01L 21/336 (2006.01), H01L 29/78 (2006.01), H01L 29/786 (2006.01)

出願人:

UNISANTIS ELECTRONICS SINGAPORE PTE. LTD. [SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza, 179098 (SG) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
MASUOKA Fujio [JP/JP]; (JP) (US only).
HARADA Nozomu [JP/JP]; (JP) (US only)

発明者:

MASUOKA Fujio; (JP).
HARADA Nozomu; (JP)

代理人:

KIMURA Mitsuru; (JP)

優先権情報:

発明の名称:

(EN) COLUMN-SHAPED SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR EN FORME DE COLONNE ET SON PROCÉDÉ DE FABRICATION
(JA) 柱状半導体装置とその製造方法

要約:

(EN)With a first mask material layer (2) formed on an Si substrate as a mask, the Si substrate is etched, and an Si column (3) is formed on the Si substrate (1a). Then, with a second mask material layer (4) formed surrounding the side surface of the Si column (3) as a mask, an Si column base part is formed enclosing the outside of the Si column (3). Then, with the first and second mask material layers (2, 4) as masks, an SiO₂ layer (10) is formed that occupies the entire cross section of the Si column base part, and that is connected to the Si substrate (1a) of the outer periphery of the Si column base part. Recessed parts (10a, 10b) are formed at the top and bottom of the SiO₂ layer (10). There is formed, on the SiO₂ layer (10), an SGT that includes a gate insulation HfO₂ layer enclosing the outer circumference of the Si column (3), a gate conductor TiN layer, an N⁺ layer that will become a source or drain inside the Si column (3), and an Si column between N⁺ layers that will become a channel.
(FR)Selon l'invention, avec une première couche de matériau de masque (2) formée sur un substrat de silicium (Si) en tant que masque, le substrat de Si est gravé, et une colonne de Si (3) est formée sur le substrat de Si (1a). Ensuite, avec une seconde couche de matériau de masque (4) formée entourant la surface latérale de la colonne de Si (3) en tant que masque, une partie de base de colonne de Si est formée entourant l'extérieur de la colonne de Si (3). Ensuite, avec les première et seconde couches de matériau de masque (2, 4) en tant que masques, une couche de SiO₂ (10) est formée, couche qui occupe toute la section transversale de la partie de base de colonne de Si, et qui est reliée au substrat de Si (1a) de la périphérie externe de la partie de base de colonne de Si. Des parties évidées (10a, 10b) sont formées au sommet et au niveau de la partie inférieure de la couche de SiO₂ (10). À cet endroit est formé, sur la couche de SiO₂ (10), un transistor à grille entourante (SGT, Surrounding Gate Transistor) qui comprend une couche d'isolation de grille HfO₂ entourant la circonférence externe de la colonne de Si (3), une couche de TiN de conducteur de grille, une couche N⁺ qui deviendra une source ou un drain à l'intérieur de la colonne de Si (3), et une colonne de Si entre les couches N⁺ qui deviendra un canal.
(JA)Ｓｉ基板上に形成した第１のマスク材料層（２）をマスクにして、Ｓｉ基板をエッチングして、Ｓｉ基板（１ａ）上にＳｉ柱（３）を形成する。そして、Ｓｉ柱（３）の側面を囲んで形成した第２のマスク材料層（４）をマスクにして、Ｓｉ柱（３）の外側を囲んだＳｉ柱台部を形成する。そして、第１、第２のマスク材料層（２、４）をマスクにして、Ｓｉ柱台部の断面の全てを占め、且つＳｉ柱台部の外周部のＳｉ基板（１ａ）に繋がるＳｉＯ_２層（１０）を形成する。ＳｉＯ_２層（１０）の上下には凹み部（１０ａ、１０ｂ）が形成されている。そして、ＳｉＯ_２層（１０）上に、Ｓｉ柱（３）の外周を囲んだゲート絶縁ＨｆＯ_２層と、ゲート導体ＴｉＮ層と、Ｓｉ柱（３）内にソースまたはドレインとなるＮ^＋層と、チャネルとなるＮ^＋層間のＳｉ柱とを含むＳＧＴが形成される。

指定国:

AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

国際公開言語:	Japanese (JA)
国際出願言語:	Japanese (JA)

デフォルト検索方法
デフォルト検索フィールド
画面表示言語
スキン
複数画面モード
ツールチップヘルプ有効化
IPC ツールチップヘルプ