このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018030440) 半導体装置および半導体装置の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/030440 国際出願番号: PCT/JP2017/028847
国際公開日: 15.02.2018 国際出願日: 08.08.2017
IPC:
H01L 29/12 (2006.01) ,H01L 29/739 (2006.01) ,H01L 29/78 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
12
構成材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70
バイポーラ装置
72
トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
739
電界効果により制御されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
出願人:
富士電機株式会社 FUJI ELECTRIC CO., LTD. [JP/JP]; 神奈川県川崎市川崎区田辺新田1番1号 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
発明者:
内藤 達也 NAITO Tatsuya; JP
代理人:
龍華国際特許業務法人 RYUKA IP LAW FIRM; 東京都新宿区西新宿1-6-1 新宿エルタワー22階 22F, Shinjuku L Tower, 1-6-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1631522, JP
優先権情報:
2016-15868012.08.2016JP
2017-02538914.02.2017JP
2017-11121805.06.2017JP
2017-11910616.06.2017JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
要約:
(EN) Provided is a semiconductor device comprising: a semiconductor substrate including a first-electroconductive-type drift region; a first-electroconductive-type emitter region that is provided above the drift region inside the semiconductor substrate and that has a higher doping concentration than the drift region; a second-electroconductive-type base region provided between the emitter region and the drift region inside the semiconductor substrate; a first-electroconductive-type first storage region that is provided between the base region and the drift region inside the semiconductor substrate and that has a higher doping concentration than the drift region; a plurality of trench parts that are provided so as to penetrate the emitter region, the base region, and the first storage region from an upper surface of the semiconductor substrate, the trench part having an electroconductive part provided therein; and a capacitance adding part that is provided below the first storage region and that adds a gate-collector capacitance.
(FR) L'invention concerne un dispositif à semi-conducteur comprenant : un substrat semi-conducteur comprenant une région de dérive de premier type d'électro-conductivité; une région émettrice de premier type d'électro-conductivité qui est disposée au-dessus de la région de dérive à l'intérieur du substrat semi-conducteur et qui a une concentration de dopage supérieure à celle de la région de dérive; une région de base de second type d'électro-conductivité disposée entre la région émettrice et la région de dérive à l'intérieur du substrat semi-conducteur; une première région de stockage de premier type d'électro-conductivité qui est disposée entre la région de base et la région de dérive à l'intérieur du substrat semi-conducteur et qui a une concentration de dopage supérieure à celle de la région de dérive; une pluralité de parties de tranchée qui sont disposées de manière à pénétrer dans la région émettrice, la région de base et la première région de stockage à partir d'une surface supérieure du substrat semi-conducteur, la partie de tranchée ayant une partie électro-conductrice prévue dans celle-ci; et une partie d'addition de capacitance qui est disposée au-dessous de la première région de stockage et qui ajoute une capacitance de grille-collecteur.
(JA) 第1導電型のドリフト領域を有する半導体基板と、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型のエミッタ領域と、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第2導電型のベース領域と、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第1導電型の第1の蓄積領域と、半導体基板の上面からエミッタ領域、ベース領域および第1の蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部と、第1の蓄積領域よりも下方に設けられ、ゲート-コレクタ間容量を付加する容量付加部とを備える半導体装置を提供する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)