このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018029965) 半導体集積回路
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/029965 国際出願番号: PCT/JP2017/021289
国際公開日: 15.02.2018 国際出願日: 08.06.2017
IPC:
H01L 27/088 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 27/146 (2006.01) ,H04N 5/374 (2011.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
14
赤外線,可視光,短波長の電磁波または粒子線輻射に感応する半導体構成部品で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御するかのどちらかに特に適用されるもの
144
輻射線によって制御される装置
146
固体撮像装置構造
H 電気
04
電気通信技術
N
画像通信,例.テレビジョン
5
テレビジョン方式の細部
30
光または類似信号から電気信号への変換
335
固体撮像素子を用いるもの
369
固体撮像素子の構造,固体撮像素子と関連する回路に特徴のあるもの
374
アドレス型センサ,例.MOS型ないしはCMOS型センサ
出願人:
ソニー株式会社 SONY CORPORATION [JP/JP]; 東京都港区港南1丁目7番1号 1-7-1 Konan, Minato-ku, Tokyo 1080075, JP
発明者:
荻田 知治 OGITA, Tomoharu; JP
代理人:
丸島 敏一 MARUSHIMA, Toshikazu; JP
優先権情報:
2016-15708010.08.2016JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR
(JA) 半導体集積回路
要約:
(EN) The present invention suppresses a leak current in a semiconductor integrated circuit wherein a plurality of semiconductor substrates are laminated via a silicon through via. One of a P-type impurity and an N-type impurity is injected into a silicon substrate up to a predetermined concentration. In a plurality of channels, the other one of the P-type impurity and the N-type impurity is injected into one silicon substrate surface up to a concentration higher than the predetermined concentration. Electrodes are formed in the channels, respectively. In a well layer, the impurity same as that injected into the silicon substrate is injected between the other silicon substrate surface and the channels up to a concentration higher than the predetermined concentration.
(FR) La présente invention permet de supprimer un courant de fuite dans un circuit intégré à semi-conducteur dans lequel une pluralité de substrats semi-conducteurs sont stratifiés par le biais d'un trou d'interconnexion traversant le silicium. Une impureté de type P ou une impureté de type N est injectée dans un substrat de silicium à une concentration prédéterminée. Dans une pluralité de canaux, l'autre impureté parmi l'impureté de type P ou l'impureté de type N est injectée dans une surface de substrat de silicium à une concentration supérieure à la concentration prédéterminée. Des électrodes sont formées dans les canaux, respectivement. Dans une couche de puits, l'impureté identique à l'impureté injectée dans le substrat de silicium est injectée entre l'autre surface du substrat de silicium et les canaux à une concentration supérieure à la concentration prédéterminée.
(JA) シリコン貫通ビアを介して複数の半導体基板が積層された半導体集積回路において、リーク電流を抑制する。 シリコン基板には、P型不純物およびN型不純物のうち一方が所定濃度まで注入される。複数のチャネルには、シリコン基板の一方の面においてP型不純物およびN型不純物のうち他方が所定濃度より多く注入される。電極は、複数のチャネルのそれぞれに形成される。ウェル層には、シリコン基板の他方の面と前記複数のチャネルとの間においてシリコン基板と同一の不純物が所定濃度より多く注入される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)