このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018029786) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2018/029786 国際出願番号: PCT/JP2016/073451
国際公開日: 15.02.2018 国際出願日: 09.08.2016
IPC:
H01L 21/66 (2006.01) ,G01N 21/956 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/78 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66
製造または処理中の試験または測定
G 物理学
01
測定;試験
N
材料の化学的または物理的性質の決定による材料の調査または分析
21
光学的手段,すなわち.赤外線,可視光線または紫外線を使用することによる材料の調査または分析
84
特殊な応用に特に適合したシステム
88
きず,欠陥,または汚れの存在の調査
95
調査対象物の材質や形に特徴付けられるもの
956
物体表面のパターンの検査
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者:
土屋 範晃 TSUCHIYA, Noriaki; JP
瀬戸口 陽介 SETOGUCHI, Yosuke; JP
代理人:
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND PRODUCTION METHOD THEREFOR
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約:
(EN) A semiconductor device production method according to the present invention comprises: a production step of forming a plurality of unit regions, wherein each unit region has both a plurality of first regions which serve as valid cells wherein main current flows and a second region which has an external appearance different from those of the first regions and which serves as an invalid cell wherein the main current does not flow; and an external appearance inspection step including the step of imaging the unit region to obtain a captured image, the step of extracting an inspection image from the captured image on the basis of the position of an alignment pattern containing the second region, and the step of comparing the inspection image with a reference image. A semiconductor device according to the present invention comprises a plurality of unit regions, each having both a plurality of valid cells wherein main current flows and an invalid cell which has an external appearance different from those of the valid cells and wherein the main current does not flow, each of the plurality of unit regions having a width of 500 μm to 5000 μm.
(FR) Un procédé de production de dispositif à semi-conducteur selon la présente invention comprend : une étape de production de formation d’une pluralité de régions unitaires, chaque région unitaire comportant à la fois une pluralité de premières régions qui servent de cellules valides dans lesquelles un courant principal circule et une deuxième région qui a un aspect externe différent de ceux des premières régions et qui sert de cellule invalide dans laquelle le courant principal ne s’écoule pas ; et une étape d’inspection de l’aspect externe comprenant l’étape d’imagerie de la région unitaire pour obtenir une image capturée, l’étape d’extraction d’une image d’inspection à partir de l’image capturée sur la base de la position d’un motif d’alignement contenant la deuxième région, et l’étape de comparaison de l’image d’inspection à une image de référence. Un dispositif à semi-conducteur selon la présente invention comprend une pluralité de régions unitaires, comportant chacune à la fois une pluralité de cellules valides dans lesquelles le courant principal circule et une cellule non valide qui a un aspect externe différent de celui des cellules valides et dans laquelle le courant principal ne circule pas, chacune de la pluralité de régions unitaires ayant une largeur de 500 µm à 5000 µm.
(JA) 本発明に係る半導体装置の製造方法は、主電流が流れる有効セルとなる複数の第1領域と、該第1領域とは外観が異なり、主電流が流れない無効セルとなる第2領域と、を有する単位領域を複数形成する製造工程と、単位領域を撮像し、撮像画像を得る工程と、該第2領域を含むアライメントパターンの位置に基づき、該撮像画像から検査画像を切り出す工程と、該検査画像を基準画像と比較する工程と、を備えた外観検査工程と、を備える。本発明に係る半導体装置は、主電流が流れる複数の有効セルと、該有効セルとは外観が異なり、主電流が流れない無効セルと、を有する単位領域を複数備え、該複数の単位領域は、500μm~5000μmの幅を有する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)