WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018025580) 半導体集積回路装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/025580 国際出願番号: PCT/JP2017/024918
国際公開日: 08.02.2018 国際出願日: 07.07.2017
IPC:
H01L 21/82 (2006.01) ,H01L 21/822 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 21/8238 (2006.01) ,H01L 27/04 (2006.01) ,H01L 27/06 (2006.01) ,H01L 27/092 (2006.01) ,H01L 29/06 (2006.01)
出願人: SOCIONEXT INC.[JP/JP]; 2-10-23 Shin-Yokohama, Kohoku-Ku, Yokohama-shi, Kanagawa 2220033, JP
発明者: SHIMBO Hiroyuki; --
代理人: MAEDA & PARTNERS; Shin-Daibiru Bldg. 23F, 2-1, Dojimahama 1-chome, Kita-ku, Osaka-shi, Osaka 5300004, JP
優先権情報:
2016-15112501.08.2016JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR
(JA) 半導体集積回路装置
要約: front page image
(EN) Provided is a semiconductor integrated circuit device, using a nanowire FET, that has a layout configuration effective in facilitating easy manufacturing. A standard cell (C2) having no logical function is disposed adjacent to a standard cell (C1) having a logical function. The standard cell (C1) has nanowire FETs (P11, P12, N11, N12) having nanowires (11, 12, 13, 14) and pads (21, 22, 23, 24, 25, 26). The standard cell (C2) has dummy pads (51, 52, 53, 54) that are pads having no contribution to a logical function of the circuit.
(FR) L'invention porte sur un dispositif de circuit intégré à semi-conducteur, utilisant un transistor à effet de champ à nanofil, qui a une configuration de disposition efficace pour faciliter la fabrication. Une cellule standard (C2) n'ayant aucune fonction logique est disposée adjacente à une cellule standard (C1) ayant une fonction logique. La cellule standard (C1) comporte des transistors à effet de champ à nanofil (P11, P12, N11, N12) ayant des nanofils (11, 12, 13, 14) et des plages de connexion (21, 22, 23, 24 25, 26). La cellule standard (C2) comporte des plages de connexion factices (51, 52, 53, 54) qui sont des plages de connexion n'ayant pas de contribution à une fonction logique du circuit.
(JA) ナノワイヤFETを用いた半導体集積回路装置について、製造の容易化に有効なレイアウト構成を提供する。論理機能を有するスタンダードセル(C1)に隣接して、論理機能を有しないスタンダードセル(C2)が配置されている。スタンダードセル(C1)は、ナノワイヤ(11,12,13,14)およびパッド(21,22,23,24,25,26)を有するナノワイヤFET(P11,P12,N11,N12)を備えており、スタンダードセル(C2)は、回路の論理機能に寄与しないパッドであるダミーパッド(51,52,53,54)を備えている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)