このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2018021209) 半導体素子実装用基板および半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2018/021209 国際出願番号: PCT/JP2017/026604
国際公開日: 01.02.2018 国際出願日: 24.07.2017
IPC:
H01L 23/12 (2006.01) ,H05K 3/46 (2006.01)
[IPC code unknown for H01L 23/12][IPC code unknown for H05K 3/46]
出願人:
京セラ株式会社 KYOCERA CORPORATION [JP/JP]; 京都府京都市伏見区竹田鳥羽殿町6番地 6, Takeda Tobadono-cho, Fushimi-ku, Kyoto-shi, Kyoto 6128501, JP
発明者:
木村 泰人 KIMURA, Taito; JP
白崎 隆行 SHIRASAKI, Takayuki; JP
優先権情報:
2016-14800628.07.2016JP
発明の名称: (EN) SUBSTRATE FOR MOUNTING SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR DEVICE
(FR) SUBSTRAT POUR MONTER UN ÉLÉMENT SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体素子実装用基板および半導体装置
要約:
(EN) This substrate for mounting a semiconductor element is provided with a first substrate, a second substrate, a signal line, a groove, a through conductor, and a side surface conductor. The first substrate has a mounting region and a peripheral region. The second substrate is positioned in the peripheral region, overlaps the outer edge of the first substrate, and encloses the mounting region. The signal line is positioned on the top surface of the second substrate from the inner edge to the outer edge. The groove is positioned on the side surface of the first substrate, from the bottom surface to the top surface. The through conductor is positioned on the interior of the second substrate, and is connected with the signal line. The side surface conductor is positioned on the inner surface of the groove, and is electrically connected to the through conductor. Also, the groove is positioned farther to the inside than the outer edge of the second substrate.
(FR) Ce substrat pour monter un élément semi-conducteur est pourvu d'un premier substrat, d'un second substrat, d'une ligne de signal, d'une rainure, d'un conducteur traversant et d'un conducteur de surface latérale. Le premier substrat comprend une région de montage et une région périphérique. Le second substrat est positionné dans la région périphérique, chevauche le bord externe du premier substrat, et renferme la région de montage. La ligne de signal est positionnée sur la surface supérieure du second substrat, du bord interne au bord externe. La rainure est positionnée sur la surface latérale du premier substrat, de la surface inférieure à la surface supérieure. Le conducteur traversant est placé à l'intérieur du second substrat et est connecté à la ligne de signal. Le conducteur de surface latérale est positionné sur la surface interne de la rainure et est connecté électriquement au conducteur traversant. De plus, la rainure est positionnée plus loin vers l'intérieur que le bord externe du second substrat.
(JA) 本発明の半導体素子実装用基板は、第1基板と、第2基板と、信号線路と、溝部と、貫通導体と、側面導体とを備えている。第1基板は、実装領域と周辺領域とを有する。第2基板は、周辺領域に、第1基板の外縁と重なって位置し、実装領域を取り囲んでいる。信号線路は、第2基板の上面に内縁から外縁にかけて位置している。溝部は、第1基板の側面に、下面から上面にかけて位置している。貫通導体は、第2基板の内部に位置し、信号線路と接続されている。側面導体は、溝部の内面に位置し、貫通導体と電気的に接続されている。そして、溝部は第2基板の外縁よりも内側に位置している。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)