WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018016350) 半導体基板及びその製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2018/016350    国際出願番号:    PCT/JP2017/024952
国際公開日: 25.01.2018 国際出願日: 07.07.2017
IPC:
H01L 21/02 (2006.01), H01L 27/12 (2006.01)
出願人: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
発明者: MATSUDA, Takashi; (JP).
YAGYU, Eiji; (JP)
代理人: SOGA, Michiharu; (JP).
KAJINAMI, Jun; (JP).
OHYA, Kazuhiro; (JP)
優先権情報:
2016-141481 19.07.2016 JP
発明の名称: (EN) SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCING SAME
(FR) SUBSTRAT DE SEMI-CONDUCTEUR ET SON PROCÉDÉ DE PRODUCTION
(JA) 半導体基板及びその製造方法
要約: front page image
(EN)This semiconductor substrate 1 comprises, as a bonding layer, a silicon oxide layer 4 between a nitride semiconductor layer 2 and a diamond layer 3. This semiconductor substrate 1 is produced by a method that comprises: a step wherein silicon oxide layers 4 are formed on respective surfaces of the nitride semiconductor layer 2 and the diamond layer 3 and subsequently, the surfaces of the silicon oxide layers 4 are subjected to planarization processing; and a step wherein the nitride semiconductor layer 2 and the diamond layer 3 are laminated in such a manner that the planarized silicon oxide layers 4 face each other and subsequently, the resulting laminate is subjected to a heat treatment. It is preferable that the surfaces of the planarized silicon oxide layers 4 are subjected to plasma processing before laminating the nitride semiconductor layer 2 and the diamond layer 3.
(FR)Ce substrat semi-conducteur 1 comprend, en tant que couche de liaison, une couche d'oxyde de silicium 4 entre une couche semi-conductrice de nitrure 2 et une couche de diamant 3 Ce substrat semi-conducteur 1 est produit par un procédé qui comprend : une étape dans laquelle des couches d'oxyde de silicium 4 sont formées sur des surfaces respectives de la couche semi-conductrice de nitrure 2 et de la couche de diamant 3 et ensuite, les surfaces des couches d'oxyde de silicium 4 sont soumises à un traitement de planarisation; et une étape dans laquelle la couche de semi-conducteur de nitrure 2 et la couche de diamant 3 sont stratifiées de telle manière que les couches d'oxyde de silicium planarisée 4 se font face et ensuite, le stratifié ainsi obtenu est soumis à un traitement thermique. Il est préférable que les surfaces des couches d'oxyde de silicium planarisée 4 soient soumises à un traitement au plasma avant de stratifier la couche semi-conductrice de nitrure 2 et la couche de diamant 3
(JA)半導体基板1は、窒化物半導体層2とダイヤモンド層3との間に酸化ケイ素層4を接着層として有する。半導体基板1は、窒化物半導体層2及びダイヤモンド層3それぞれの表面に酸化ケイ素層4を形成した後、それぞれの酸化ケイ素層4の表面を平坦化処理する工程と、平坦化処理が行われた酸化ケイ素層4の面を向い合せて窒化物半導体層2とダイヤモンド層3とを積層した後、加熱処理する工程とを含む方法によって製造される。窒化物半導体層2とダイヤモンド層3とを積層する前に、平坦化処理が行われた酸化ケイ素層4の表面をプラズマ処理することが好ましい。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)