WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018016176) ニューラルネットワーク回路
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2018/016176    国際出願番号:    PCT/JP2017/019370
国際公開日: 25.01.2018 国際出願日: 24.05.2017
IPC:
G11C 11/54 (2006.01), G06N 3/063 (2006.01), G11C 13/00 (2006.01)
出願人: DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP)
発明者: OTSUKA, Shigeki; (JP).
AKITA, Hironobu; (JP).
KATAEVA, Irina; (JP)
代理人: SATO INTERNATIONAL PATENT FIRM; (JP)
優先権情報:
2016-142445 20.07.2016 JP
発明の名称: (EN) NEURAL NETWORK CIRCUIT
(FR) CIRCUIT DE RÉSEAU NEURONAL
(JA) ニューラルネットワーク回路
要約: front page image
(EN)A neural network circuit according to an embodiment of the present invention includes a storage unit (2) comprising memristors (G11 through G33) serving as storage elements connected to each other in a grid pattern. When a control unit (4) controls a voltage application unit (3) to reduce the resistance value as data and thus write the data into a selected element in the storage unit, and increase the resistance value to delete and read the data, the control unit (4) causes the voltage application unit to change each bias voltage applied to the storage unit so as to minimize disturbance to non-selected elements.
(FR)Selon un mode de réalisation, l'invention concerne un circuit de réseau neuronal comprenant une unité de stockage (2) comprenant des memristances (G 11 par G 33 ) servant d'éléments de stockage reliés les uns aux autres selon un motif de grille. Lorsqu'une unité de commande (4) commande une unité d'application de tension (3) pour réduire la valeur de résistance sous forme de données et ainsi écrire les données dans un élément sélectionné dans l'unité de stockage, et augmenter la valeur de résistance pour supprimer et lire les données, l'unité de commande (4) amène l'unité d'application de tension à modifier chaque tension de polarisation appliquée à l'unité de stockage de manière à minimiser la perturbation des éléments non sélectionnés.
(JA)本開示の一態様によれば、記憶素子であるメモリスタ(G11~G33)を格子状に結合してなる記憶部(2)を備える。制御部(4)は、記憶部の選択素子にデータとしての抵抗値を低減させる書き込み,前記抵抗値を増大させる消去及び読み出しを行うため電圧印加部(3)を制御する際に、非選択素子に対するディスターブを低減するように、電圧印加部を介して印加するバイアス電圧をそれぞれ変化させる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)