WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018016171) 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2018/016171    国際出願番号:    PCT/JP2017/019209
国際公開日: 25.01.2018 国際出願日: 23.05.2017
IPC:
H01L 29/78 (2006.01), H01L 21/20 (2006.01), H01L 21/265 (2006.01), H01L 21/336 (2006.01), H01L 29/12 (2006.01), H01L 29/872 (2006.01)
出願人: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
発明者: WATANABE Tomokatsu; (JP).
HINO Shiro; (JP).
YAMASHIRO Yusuke; (JP).
IWAMATSU Toshiaki; (JP)
代理人: YOSHITAKE Hidetoshi; (JP).
ARITA Takahiro; (JP)
優先権情報:
2016-143086 21.07.2016 JP
発明の名称: (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR AU CARBURE DE SILICIUM
(JA) 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
要約: front page image
(EN)A technology disclosed in the present description relates to a technology of suppressing dielectric breakdown in the off-state of a silicon carbide semiconductor device without deteriorating process throughput or yield. A silicon carbide semiconductor device relating to the technology disclosed in the present description is provided with: a first conductivity-type drift layer (2); a threading dislocation (TD) formed by penetrating the drift layer (2); and a second conductivity-type electric field mitigation region (12), that is provided as a part of the surface layer of the drift layer (2), said second conductivity-type electric field mitigation region being provided at a position corresponding to the threading dislocation (TD). The electric field mitigation region (12) is an epitaxial layer.
(FR)La technologie décrite dans la présente description concerne une technologie permettant de supprimer la rupture diélectrique dans l'état d'arrêt d'un dispositif à semi-conducteur en carbure de silicium sans détériorer le rendement ou le debit du processus. Un dispositif semi-conducteur en carbure de silicium relatif à la technologie décrite dans la présente description comporte : une couche de dérive de premier type de conductivité (2); une dislocation de filetage (TD) formée par pénétration de la couche de dérive (2); et une région d'atténuation de champ électrique de second type de conductivité (12), qui est disposée en tant que partie de la couche de surface de la couche de dérive (2), ladite région d'atténuation de champ électrique du second type de conductivité étant disposée à une position correspondant à la dislocation de filetage (TD) La région d'atténuation de champ électrique (12) est une couche épitaxiale.
(JA)本願明細書に開示される技術は、プロセススループット、または、歩留まりを悪化させずに、炭化珪素半導体装置のオフ状態における絶縁破壊を抑制することができる技術に関するものである。本願明細書に開示される技術に関する炭化珪素半導体装置は、第1の導電型のドリフト層(2)と、ドリフト層(2)を貫通して形成される貫通転位(TD)と、ドリフト層(2)の表層における貫通転位(TD)に対応する位置に設けられる、第2の導電型の電界緩和領域(12)とを備える。ここで、電界緩和領域(12)は、エピタキシャル層である。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)