WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2018012088) 固体撮像素子、及び、固体撮像素子の制御方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2018/012088    国際出願番号:    PCT/JP2017/017108
国際公開日: 18.01.2018 国際出願日: 01.05.2017
IPC:
H04N 5/357 (2011.01), H01L 27/146 (2006.01), H04N 5/374 (2011.01), H04N 5/378 (2011.01)
出願人: SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014 (JP)
発明者: NIKAI Norihiro; (JP).
NISHIDA Yuusuke; (JP).
GOUJI Hayato; (JP)
代理人: MATSUO Kenichiro; (JP)
優先権情報:
2016-138683 13.07.2016 JP
発明の名称: (EN) SOLID-STATE IMAGING ELEMENT AND CONTROL METHOD FOR SOLID-STATE IMAGING ELEMENT
(FR) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS ET PROCÉDÉ DE COMMANDE D'ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS
(JA) 固体撮像素子、及び、固体撮像素子の制御方法
要約: front page image
(EN)The present invention reduces influence caused between signals outputted via signal lines different from each other at the same time from two pixels of the same pixel column as much as possible. A solid-state imaging element is provided with: a pixel column in which a plurality of pixels are arranged in a line; three or more signal lines arranged to be used for outputs of pixels constituting the pixel column; and an A/D conversion unit for converting analog voltage outputted to the signal line by the pixel into a digital value. A first pixel and a second pixel included in the pixel column have signal lines different from each other as connection destinations and have the same output timing of the analog voltage to the signal lines, if one or more predetermined number of signal lines or shield lines are not interposed between the signal line as the connection destination of the first pixel and the signal line as the connection destination of the second pixel, an output from the first pixel to the signal line is permitted, and an output from the second pixel to the signal line is invalidated, and if the predetermined number or more of signal lines or shield lines are interposed between the signal line as the connection destination of the first pixel and the signal line as the connection destination of the second pixel, both the outputs from the first pixel and the second pixel to the signal lines are permitted.
(FR)La présente invention permet de réduire autant que possible l'effet produit entre des signaux émis par l'intermédiaire de lignes de signal différentes les unes des autres, simultanément à partir de deux pixels de la même colonne de pixels. L'élément d'imagerie à semi-conducteurs de l'invention est pourvu : d'une colonne de pixels, dans laquelle une pluralité de pixels sont agencés en ligne ; de trois lignes de signal ou plus, agencées de manière à être utilisées pour les sorties de pixels constituant la colonne de pixels ; et d'une unité de conversion A/N pour convertir la tension analogique, produite vers la ligne de signal par le pixel, en une valeur numérique. Un premier pixel et un deuxième pixel inclus dans la colonne de pixels comportent des lignes de signal différentes les unes des autres en tant que destinations de connexion, et présentent la même synchronisation de sortie de la tension analogique vers les lignes de signal, si un nombre prédéfini ou davantage de lignes de signal ou de lignes de blindage ne sont pas intercalées entre la ligne de signal en tant que destination de connexion du premier pixel, et la ligne de signal en tant que destination de connexion du deuxième pixel, une sortie du premier pixel vers la ligne de signal est autorisée, et une sortie du deuxième pixel vers la ligne de signal est invalidée, et si le nombre prédéfini ou davantage de lignes de signal ou de lignes de blindage sont intercalées entre la ligne de signal en tant que destination de connexion du premier pixel, et la ligne de signal en tant que destination de connexion du deuxième pixel, aussi bien les sorties du premier pixel que celles du deuxième pixel vers les lignes de signal sont autorisées.
(JA)同じ画素列の2つの画素から同時に互いに異なる信号線を介して出力される信号間で生じる影響を可及的に低減する。 複数の画素を列状に並設した画素列と、画素列を構成する画素の出力に用いられる並設された 3本以上の信号線と、画素が信号線に出力するアナログ電圧をデジタル値に変換するAD変換部 と、を備え、画素列が含む第1画素と第2画素は、接続先の信号線が互いに異なり、信号線への アナログ電圧出力タイミングが一致し、第1画素の接続先である信号線と第2画素の接続先であ る信号線の間に1以上の所定本数の信号線又はシールド線が介在しない場合、第1画素から信号 線への出力を許容し、第2画素から信号線への出力を無効化し、第1画素の接続先である信号線 と第2画素の接続先である信号線の間に所定本数以上の信号線又はシールド線が介在する場合、 第1画素及び第2画素から信号線への出力をいずれも許容する、固体撮像素子。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)