WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2017216840) メモリアクセス制御装置、画像処理装置、および撮像装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2017/216840    国際出願番号:    PCT/JP2016/067527
国際公開日: 21.12.2017 国際出願日: 13.06.2016
IPC:
G06F 13/30 (2006.01), G06F 13/28 (2006.01)
出願人: OLYMPUS CORPORATION [JP/JP]; 2951, Ishikawa-machi, Hachioji-shi, Tokyo 1928507 (JP)
発明者: NAKAZONO Keisuke; (JP).
UENO Akira; (JP)
代理人: TANAI Sumio; (JP)
優先権情報:
発明の名称: (EN) MEMORY ACCESS CONTROL DEVICE, IMAGE PROCESSING DEVICE, AND IMAGING DEVICE
(FR) DISPOSITIF DE CONTRÔLE D'ACCÈS MÉMOIRE, DISPOSITIF DE TRAITEMENT D'IMAGE ET DISPOSITIF D'IMAGERIE
(JA) メモリアクセス制御装置、画像処理装置、および撮像装置
要約: front page image
(EN)This memory access control device is provided with: a plurality of bus masters which output access requests requesting access to a memory having an address space divided into a plurality of banks; an arbiter to which the memory is connected and which arbitrates the access requests output from the bus masters and controls access to the memory in accordance with the received access requests; and a request reception history acquisition unit which acquires information relating to a plurality of the access requests received by the arbiter, stores the acquired information as request reception history information, and outputs the stored request reception history information. If at least one bus mater having high priority among the plurality of bus masters is set as a high priority bus master, then when each high priority bus master accesses the plurality of banks in the memory sequentially, the high priority bus master determines, by reference to the request reception history information, the order in which the banks are to be specified by access requests, and outputs access requests specifying the banks in the determined order.
(FR)La présente invention concerne un dispositif de contrôle d'accès mémoire qui comporte : une pluralité de maîtres de bus qui délivrent des requêtes d'accès demandant un accès à une mémoire ayant un espace d'adresse divisé en une pluralité de banques ; un arbitre auquel est connectée la mémoire et qui arbitre les requêtes d'accès délivrées à partir des maîtres de bus et contrôle l'accès à la mémoire conformément aux requêtes d'accès reçues ; et une unité d'acquisition d'historique de réception de requête qui acquiert des informations relatives à une pluralité de requêtes d'accès reçues par l'arbitre, stocke les informations acquises en tant qu'informations d'historique de réception de requête, et délivre les informations d'historique de réception de requête stockées. Si au moins un maître de bus ayant une priorité élevée parmi la pluralité de maîtres de bus est défini comme maître de bus à priorité élevée, alors, lorsque chaque maître de bus à priorité élevée accède à la pluralité de banques dans la mémoire de manière séquentielle, le maître de bus à priorité élevée détermine, en référence aux informations d'historique de réception de requête, l'ordre dans lequel les banques doivent être spécifiées par des requêtes d'accès, et délivre des requêtes d'accès spécifiant les banques dans l'ordre déterminé.
(JA)アドレス空間が複数のバンクに分けられたメモリへのアクセスを要求するアクセス要求を出力する複数のバスマスタと、前記メモリが接続され、前記バスマスタのそれぞれから出力された前記アクセス要求を調停し、受け付けた前記アクセス要求に応じて前記メモリへのアクセスを制御するアービタと、前記アービタによって受け付けられた複数の前記アクセス要求に関する情報を取得してリクエスト受け付け履歴情報として記憶し、記憶したそれぞれの前記リクエスト受け付け履歴情報を出力するリクエスト受け付け履歴取得部と、を備え、前記複数のバスマスタの内、優先度が高い少なくとも1つの前記バスマスタを高優先バスマスタとしたとき、前記高優先バスマスタは、前記メモリの複数の前記バンクに連続してアクセスする際に、前記リクエスト受け付け履歴情報を参照して、それぞれの前記アクセス要求によって指定する前記バンクの順序を決定し、決定した順序で前記バンクを指定する前記アクセス要求を出力する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)