WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2017212873) 半導体装置および半導体装置の製造方法
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2017/212873    国際出願番号:    PCT/JP2017/018134
国際公開日: 14.12.2017 国際出願日: 15.05.2017
IPC:
H01L 21/3205 (2006.01), H01L 21/336 (2006.01), H01L 21/768 (2006.01), H01L 23/522 (2006.01), H01L 29/78 (2006.01)
出願人: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
発明者: SATO, Yuji; (JP).
YOSHIDA, Motoru; (JP).
FUJITA, Jun; (JP)
代理人: FUKAMI PATENT OFFICE, P.C.; Nakanoshima Festival Tower West, 2-4, Nakanoshima 3-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
優先権情報:
2016-116114 10.06.2016 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION D’UN DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置および半導体装置の製造方法
要約: front page image
(EN)This semiconductor device is provided with a semiconductor substrate (1), an insulating film (2), and an electrode (3). The semiconductor substrate (1) has a first surface (1a). The insulating film (2) is provided on the first surface (1a) of the semiconductor substrate (1), and has a second surface (2a) on the reverse side of the first surface (1a). The electrode (3) is connected to the second surface (2a) of the insulating film (2), and has a side surface (3a), a first surface (3e) in contact with the insulating film (2), and a second surface (3f) on the reverse side of the first surface (3e). The outer periphery of the second surface (3f) of the electrode (3) is formed further toward the inside than the outer periphery of the first surface (3e).
(FR)La présente invention concerne un dispositif semi-conducteur qui comporte un substrat semi-conducteur (1), une pellicule isolante (2), et une électrode (3). Le substrat semi-conducteur (1) comprend une première surface (1a). La pellicule isolante (2) est disposée sur la première surface (1a) du substrat semi-conducteur (1), et comprend une deuxième surface (2a) du côté opposé à la première surface (1a). L’électrode (3) est connectée à la deuxième surface (2a) de la pellicule isolante (2), et comprend une surface latérale (3a), une première surface (3e) en contact avec la pellicule isolante (2), et une deuxième surface (3f) du côté opposé à la première surface (3e). La périphérie extérieure de la deuxième surface (3f) de l’électrode (3) est formée plus vers l’intérieur que la périphérie extérieure de la première surface (3e).
(JA)半導体装置は、半導体基板(1)と、絶縁膜(2)と、電極(3)とを備えている。半導体基板(1)は第1表面(1a)を有する。絶縁膜(2)は半導体基板(1)の第1表面(1a)上に設けられており、かつ第1表面(1a)と反対側に第2表面(2a)を有する。電極(3)は絶縁膜(2)の第2表面(2a)に接続されており、かつ側面(3a)と、前記絶縁膜(2)に接する第1面(3e)と、第1面(3e)と反対側に第2面(3f)を有する。電極(3)の第2面(3f)の外周が、第1面(3e)の外周よりも内側に形成される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)