WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2017212622) 半導体回路及び半導体装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2017/212622    国際出願番号:    PCT/JP2016/067299
国際公開日: 14.12.2017 国際出願日: 10.06.2016
IPC:
H01L 21/8234 (2006.01), H01L 27/06 (2006.01), H01L 27/088 (2006.01), H02M 1/08 (2006.01), H03F 3/34 (2006.01), H03K 19/0185 (2006.01)
出願人: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
発明者: YOSHINO Manabu; (JP)
代理人: YOSHITAKE Hidetoshi; (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR CIRCUIT AND SEMICONDUCTOR DEVICE
(FR) CIRCUIT ET DISPOSITIF SEMI-CONDUCTEURS
(JA) 半導体回路及び半導体装置
要約: front page image
(EN)The purpose of the present invention is to provide a technique that makes it possible to achieve high voltage resistance in a semiconductor device. The semiconductor circuit includes a first resistance, a second resistance and a third resistance, a MOSFET, and an inverter. The first resistance, second resistance and third resistance are connected in series between a power supply and a ground, which corresponds to the reference voltage of the low-side circuit. The MOSFET is connected in parallel to the third resistance, between the second resistance and the ground, and the gate of the MOSFET is electrically connected to the low-side circuit. The inverter is electrically connected between the high-side circuit and the connection point between the first resistance and the second resistance.
(FR)La présente invention vise à fournir une technique qui permet d'obtenir une résistance élevée à la tension dans un dispositif semi-conducteur. Le circuit semi-conducteur est pourvu de première, deuxième et troisième résistances, d'un transistor MOS et d'un onduleur. Les première, deuxième et troisième résistances sont connectées en série entre une alimentation électrique et une masse qui correspond à la tension de référence du circuit côté bas. Le transistor MOS est connecté en parallèle à la troisième résistance, entre la deuxième résistance et la masse, et la grille du transistor MOS est connectée électriquement au circuit côté bas. L'onduleur est connecté électriquement entre le circuit côté haut et le point de connexion entre les première et deuxième résistances.
(JA)半導体装置の高耐圧化が可能な技術を提供することを目的とする。半導体回路は、第1抵抗、第2抵抗及び第3抵抗と、MOSFETと、インバータとを含む。第1抵抗、第2抵抗及び第3抵抗は、電源と、ローサイド回路の基準電圧に対応するグランドとの間に直列接続される。MOSFETは、第2抵抗とグランドとの間に第3抵抗と並列接続されるとともに、そのゲートがローサイド回路と電気的に接続される。インバータは、第1抵抗と第2抵抗との間の接続点と、ハイサイド回路との間に電気的に接続される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)