このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017139410) INTEGRATED DEVICE COMPRISING A CAPACITOR THAT INCLUDES MULTIPLE PINS AND AT LEAST ONE PIN THAT TRAVERSES A PLATE OF THE CAPACITOR
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2017/139410 国際出願番号: PCT/US2017/017059
国際公開日: 17.08.2017 国際出願日: 08.02.2017
予備審査請求日: 05.12.2017
IPC:
H01L 23/64 (2006.01) ,H01L 23/498 (2006.01) ,H01L 23/538 (2006.01) ,H01L 21/60 (2006.01) ,H01L 49/02 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
58
他に分類されない半導体装置用構造的電気的装置
64
インピーダンス装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
48
動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
488
ハンダ付け構造または結合構造からなるもの
498
絶縁基板上のリード
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
538
絶縁基板の上または中に形成される複数の半導体チップ間の相互接続構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
49
27/00~47/00および51/00に分類されず,他のサブクラスにも分類されない固体装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置
02
薄膜または厚膜装置
出願人:
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
発明者:
GU, Shiqun; US
PANDEY, Shree Krishna; US
RADOJCIC, Ratibor; US
代理人:
LOZA, Julio; US
優先権情報:
15/041,85311.02.2016US
発明の名称: (EN) INTEGRATED DEVICE COMPRISING A CAPACITOR THAT INCLUDES MULTIPLE PINS AND AT LEAST ONE PIN THAT TRAVERSES A PLATE OF THE CAPACITOR
(FR) DISPOSITIF INTÉGRÉ COMPRENANT UN CONDENSATEUR COMPORTANT DE MULTIPLES BROCHES ET AU MOINS UNE BROCHE TRAVERSANT UNE PLAQUE DU CONDENSATEUR
要約:
(EN) Some features pertain to an integrated device that includes a die and a first redistribution portion coupled to the die. The first redistribution portion includes at least one dielectric layer and a capacitor. The capacitor includes a first plate, a second plate, and an insulation layer located between the first plate and the second plate. The first redistribution portion further includes several first pins coupled to the first plate of the capacitor. The first redistribution portion further includes several second pins coupled to the second plate of the capacitor. In some implementations, the capacitor includes the first pins and/or the second pins. In some implementations, at least one pin from the several first pins traverses through the second plate to couple to the first plate of the capacitor. In some implementations, the second plate comprises a fin design.
(FR) Certaines caractéristiques de l'invention se rapportent à un dispositif intégré qui comprend une puce et une première partie de redistribution couplée à la puce. La première partie de redistribution comprend au moins une couche diélectrique et un condensateur. Le condensateur comprend une première plaque, une seconde plaque, et une couche isolante située entre la première plaque et la seconde plaque. La première partie de redistribution comprend en outre plusieurs premières broches couplées à la première plaque du condensateur. La première partie de redistribution comprend en outre plusieurs secondes broches couplées à la seconde plaque du condensateur. Dans certains modes de réalisation, le condensateur comprend les premières broches et/ou les secondes broches. Dans certains modes de réalisation, au moins une broche parmi les multiples premières broches traverse la seconde plaque pour être couplée à la première plaque du condensateur. Dans certains modes de réalisation, la seconde plaque comprend une conception à ailettes.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)