国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017111820) REDUCED HEIGHT LINER FOR INTERCONNECTS
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2017/111820 国際出願番号: PCT/US2015/000378
国際公開日: 29.06.2017 国際出願日: 26.12.2015
IPC:
H01L 21/768 (2006.01) ,H01L 21/60 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71
グループ21/70で限定された装置の特定部品の製造
768
装置内の別個の構成部品間に電流を流すため使用する相互接続を適用するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
出願人:
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
発明者:
CHOWDHURY, Akm Shaestagir; US
GRIGGIO, Flavio; US
代理人:
RICHARDS, II, E.E. "Jack"; US
優先権情報:
発明の名称: (EN) REDUCED HEIGHT LINER FOR INTERCONNECTS
(FR) REVÊTEMENT À HAUTEUR RÉDUITE POUR DES INTERCONNEXIONS
要約:
(EN) An embodiment includes a metal interconnect structure, comprising: a dielectric layer on a substrate; an opening, in the dielectric layer, (a) having sidewalls and an aspect ratio of at least 5:1 (height: width), and (b) exposing a conductive region of at least one of the substrate and an additional interconnect structure; a conformal thin film layer on the sidewalls; and a polycrystalline metal within the opening and on the thin film layer; wherein the thin film layer forms an adhesive liner that extends only partially up the sidewalls leaving upper portions of the sidewalls uncovered by the liner. Other embodiments are described herein.
(FR) La présente invention concerne, dans un mode de réalisation, une structure d'interconnexion métallique, comprenant : une couche diélectrique sur un substrat ; une ouverture, dans la couche diélectrique, (a) ayant des parois latérales et un rapport d'aspect d'au moins 5:1 (hauteur:largeur), et (b) exposant une région conductrice d'au moins l'un du substrat et d'une structure d'interconnexion supplémentaire ; une couche de film mince conforme sur les parois latérales ; et un métal polycristallin dans l'ouverture et sur la couche de film mince ; la couche de film mince formant un revêtement adhésif qui s'étend seulement partiellement vers le haut des parois latérales, laissant des parties supérieures des parois latérales découvertes par le revêtement. L'invention porte également sur d'autres modes de réalisation.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)