処理中

しばらくお待ちください...

設定

設定

1. WO2017090181 - 回路基板及び電子装置

Document

明 細 書

発明の名称 回路基板及び電子装置

技術分野

0001  

背景技術

0002   0003  

先行技術文献

特許文献

0004  

発明の概要

発明が解決しようとする課題

0005   0006  

課題を解決するための手段

0007   0008  

発明の効果

0009   0010  

図面の簡単な説明

0011  

発明を実施するための形態

0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105   0106   0107   0108   0109   0110   0111   0112   0113   0114   0115   0116   0117   0118   0119   0120   0121   0122   0123   0124   0125   0126   0127   0128   0129   0130   0131   0132   0133   0134   0135   0136   0137   0138   0139   0140   0141   0142   0143   0144   0145   0146   0147   0148   0149   0150  

符号の説明

0151  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20  

明 細 書

発明の名称 : 回路基板及び電子装置

技術分野

[0001]
 本発明は、回路基板及び電子装置に関する。

背景技術

[0002]
 回路基板の絶縁層として、樹脂内にガラス等の繊維のクロスを含む材料を用いる技術が知られている。このような材料を用いることで、回路基板内に設けられる配線等の所定導体間が絶縁されるほか、回路基板に一定の剛性が付与される。
[0003]
 また、回路基板として、信号が伝送される配線(信号線)の上下に絶縁層を介して導体層を設けるストリップライン構造を採用するものや、絶縁層の上下に信号線と導体層を設けるマイクロストリップライン構造を採用するものが知られている。

先行技術文献

特許文献

[0004]
特許文献1 : 特開2014-130860号公報

発明の概要

発明が解決しようとする課題

[0005]
 ストリップライン構造やマイクロストリップライン構造を採用する回路基板では、絶縁層の誘電率が、信号線の信号伝送速度に影響を及ぼす場合がある。
 例えば、絶縁層に、ガラス等のクロスを含む材料を用いる回路基板の場合、絶縁層に誘電率分布、例えば、クロスの糸目又は織目に起因した周期的な誘電率分布が生じ得る。このような、絶縁層に誘電率分布を有する回路基板では、その誘電率分布と信号線との位置関係によって、信号線の信号伝送速度に違い(ばらつき)が生じることがある。このような位置関係は、回路基板の製造上、制御することが難しい。
[0006]
 回路基板の信号線の信号伝送速度にばらつきが生じると、回路基板を用いた電子装置において、所定回路部への信号到達時間にずれが生じ、所望の動作が実現されないことが起こり得る。

課題を解決するための手段

[0007]
 本発明の一観点によれば、第1絶縁層と、前記第1絶縁層上に設けられ、第1方向に延在された信号線と、前記第1絶縁層下に設けられた第1導体層とを含み、前記第1絶縁層は、前記第1方向と直交する第2方向に周期的な誘電率分布を有し、前記第1導体層は、前記信号線と対応する位置に第1開口部を有する回路基板が提供される。
[0008]
 また、本発明の一観点によれば、上記のような回路基板を用いた電子装置が提供される。

発明の効果

[0009]
 開示の技術によれば、信号線の、絶縁層の誘電率分布との位置関係に起因した信号伝送速度のばらつきを抑えることのできる回路基板が実現される。また、このような回路基板を用いた高性能の電子装置が実現される。
[0010]
 本発明の目的、特徴及び利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

図面の簡単な説明

[0011]
[図1] 一形態に係る回路基板を示す図である。
[図2] 第1の実施の形態に係る回路基板の一例を示す図である。
[図3] 第1の実施の形態に係る回路基板に生じる電界の説明図である。
[図4] 第1の実施の形態に係る回路基板のサイズの説明図である。
[図5] 第1の実施の形態に係るシミュレーションに用いたモデルの一例を示す図である。
[図6] 第1の実施の形態に係るシミュレーション結果の一例を示す図である。
[図7] 第2の実施の形態に係る回路基板の一例を示す図である。
[図8] 第3の実施の形態に係る回路基板の一例を示す図である。
[図9] 第3の実施の形態に係る回路基板のシミュレーション結果の一例を示す図である。
[図10] 第3の実施の形態に係るシミュレーションに用いたモデルの一例を示す図である。
[図11] 第3の実施の形態に係るシミュレーション結果の一例を示す図である。
[図12] 第3の実施の形態に係るシミュレーション結果の別例を示す図である。
[図13] 第4の実施の形態に係る回路基板の一例を示す図である。
[図14] 第5の実施の形態に係る回路基板の例を示す図である。
[図15] 第6の実施の形態に係る回路基板の一例を示す図である。
[図16] 第7の実施の形態に係る回路基板の一例を示す図である。
[図17] 第8の実施の形態に係る回路基板の一例を示す図である。
[図18] 第9の実施の形態に係る電子装置の一例を示す図である。
[図19] 第9の実施の形態に係る回路基板の形成方法の一例を示す図である。
[図20] 電子機器の一例を示す図である。

発明を実施するための形態

[0012]
 まず、回路基板の一形態について述べる。
 図1は一形態に係る回路基板を示す図である。図1(A)には、一形態に係る回路基板の要部断面を模式的に図示し、図1(B)には、一形態に係る回路基板の要部平面を模式的に図示している。尚、図1(A)には、図1(B)のL2-L2線に沿った位置に相当する断面を模式的に図示し、図1(B)には、図1(A)のL1-L1線に沿った位置に相当する平面を模式的に図示している。
[0013]
 図1(A)及び図1(B)に示す回路基板100は、絶縁層110と、絶縁層110内に設けられた信号線120(配線)と、絶縁層110の上下面にそれぞれ設けられた導体層130a及び導体層130bとを含む。
[0014]
 絶縁層110には、縦糸(経糸)112aと横糸(緯糸)112bになるガラス糸を、例えば平織することで作製されたガラスクロス112に、樹脂111を含浸した複合材料が用いられる。
[0015]
 このような材料を用いた絶縁層110内の信号線120として、ここでは図1(A)及び図1(B)に示すような方向Xに延在された信号線121及び信号線122を例示している。信号線121及び信号線122には、例えば高周波の信号が伝送される。
[0016]
 導体層130a及び導体層130bは、絶縁層110の上下面にそれぞれ、信号線120(信号線121,122)を覆うようなサイズで設けられる。導体層130a及び導体層130bは、例えばグランド電位とされる。
[0017]
 回路基板100は、このように信号線120の上下に、絶縁層110を介して導体層130a及び導体層130bを設けたストリップライン構造を有する。例えば1Gbpsを超えるような高速の信号を扱う場合、このようなストリップライン構造が広く利用される。ストリップライン構造では、導体層130a及び導体層130bにより、信号線120を伝送される信号の、他の信号線を伝送される信号との電磁的な干渉を抑えることができる。
[0018]
 また、回路基板100では、その絶縁層110の材料に、樹脂111を含浸したガラスクロス112を用いることで、絶縁層110及びこれを用いた回路基板100に一定の剛性を付与することができる。
[0019]
 回路基板100の絶縁層110には、樹脂111内のガラスクロス112の糸目又は織目に起因した周期的な誘電率分布が生じる。例えば、信号線120が延在する方向Xと直交する方向Yの誘電率分布に着目する。方向Yには、図1(B)の鎖線Pに沿った領域のように、横糸112bのみが存在する部位と、横糸112bと縦糸112aが重なって存在する部位との繰り返しによって、周期的な誘電率分布が生じる。また、方向Yには、図1(B)の鎖線Qに沿った領域のように、縦糸112aが存在する部位と存在しない部位との繰り返しによって、周期的な誘電率分布が生じる。
[0020]
 図1(A)及び図1(B)には、このような周期的な誘電率分布を有する絶縁層110内に、信号線120として、信号線121のような位置に設けられるものと、信号線122のような位置に設けられるものとを例示している。信号線121は、方向Xに延びる1本の縦糸112aの直上又は直下に設けられる信号線120であり、信号線122は、隣接する2本の縦糸112a間の直上又は直下に設けられる信号線120である。
[0021]
 図1(A)に示す一断面(図1(B)のL2-L2線又は鎖線Pに相当する断面)を例にとると、信号線121と導体層130a又は導体層130bの間は、樹脂111内に、縦糸112aと横糸112bが重なって存在する構造となる。一方、信号線122と導体層130a又は導体層130bの間は、樹脂111内に、横糸112bのみが存在する構造となる。また、別断面(図1(B)の鎖線Qに相当する断面)では、信号線121と導体層130a又は導体層130bの間には縦糸112aが存在する一方、信号線122と導体層130a又は導体層130bの間には縦糸112aが存在しない構造となる。
[0022]
 信号線121は、信号線122に比べて、ガラスクロス112に近く、更に、導体層130a又は導体層130bとの間に占めるガラスクロス112の体積が大きくなる。そのため、信号線121付近の誘電率は、信号線122付近の誘電率よりも高くなる。
[0023]
 信号線120付近の誘電率は、信号線120を伝送される信号の伝送速度に影響を及ぼし得る。比較的誘電率の高い部位に位置する信号線121の信号伝送速度は、比較的誘電率の低い部位に位置する信号線122の信号伝送速度に比べて、遅くなる傾向がある。
[0024]
 信号線120は、ガラスクロス112の糸目又は織目に対してどのような位置に配置されるかによって、即ち、ガラスクロス112を用いることで生じる絶縁層110の誘電率分布との位置関係によって、信号伝送速度に差が生じる。この信号伝送速度の差は、所定回路部への信号の到達時間のずれ、伝播遅延時間のずれ(ばらつき、スキュー(skew))となって現れ、例えば、用いる材料や配線構造によって異なるが、一般に、最大で1%~5%程度の伝播遅延時間差を生む。
[0025]
 この問題は、伝送信号が高速化する(信号を送る時間間隔が狭まる)ほど、深刻な問題となる。例えば、10cmの配線長を信号が伝送される場合、700ピコ秒(ps)程度の伝送時間がかかるが、1%の誤差があるとすると、伝送時間差は7psとなる。例えば、20Gbpsの信号を伝送する場合、信号と信号の間隔は50psであるが、送受信回路の工夫等により、信号の間隔に対して10%程度のずれまでは許容できるとすると、5psのずれを許容できることになる。そのため、20Gbps以上の信号を伝送する場合、5ps以下の伝送時間差が求められるが、上記のような7psの伝送時間差は許容できないことになる。
[0026]
 信号線120と、ガラスクロス112を用いた絶縁層110の誘電率分布との位置関係は、製造上、制御することが難しい。つまり、実際に製造してみるまでは、信号線120が、上記信号線121のように縦糸112aの直上又は直下に配置されるのか、上記信号線122のように隣接する縦糸112a間の直上又は直下に配置されるのか、といったことは確定しない。そのため、信号線120を、例えば、その付近の誘電率が比較的低くなり信号伝送速度の遅延が比較的抑えられるような、隣接する縦糸112a間の直上又は直下に配置する、といった制御は難しい。
[0027]
 尚、信号線120の幅を、ガラスクロス112のガラス糸ピッチ(配置間隔)の75%~95%に設定すると、信号線120とガラスクロス112との位置関係によらず、信号伝送速度に生じる差を低減することができる。但し、信号線120の幅が、絶縁層110に用いるガラスクロス112のガラス糸ピッチに依存することになる。
[0028]
 以上のような点に鑑み、ここでは以下に実施の形態として例示するような技術を用い、回路基板の信号線の、絶縁層の誘電率分布との位置関係に起因した信号伝送速度のばらつき、スキューを抑える。
[0029]
 まず、第1の実施の形態について説明する。
 図2は第1の実施の形態に係る回路基板の一例を示す図である。図2(A)には、第1の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。図2(B)には、第1の実施の形態に係る回路基板の一例の要部平面を模式的に図示している。尚、図2(A)には、図2(B)のL3-L3断面を模式的に図示している。
[0030]
 図2に示す回路基板1Aは、絶縁層10と、絶縁層10内に設けられた信号線20と、絶縁層10の上下面にそれぞれ設けられた導体層30a及び導体層30bとを含む。
 絶縁層10には、縦糸12aと横糸12bになるガラス糸を用いて作製されたガラスクロス12に、エポキシ樹脂等の樹脂11を含浸した複合材料が用いられる。
[0031]
 尚、樹脂11には、各種樹脂材料を用いることができ、例えば、エポキシ樹脂を用いることができる。このほか、樹脂11には、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、フェノール樹脂等を用いることもできる。
[0032]
 絶縁層10の材料に、樹脂11を含浸したガラスクロス12が用いられることで、絶縁層10及びこれを用いた回路基板1Aに一定の剛性が付与される。また、ガラスクロス12が用いられた絶縁層10には、樹脂11内のガラスクロス12の糸目又は織目に起因して周期的な誘電率分布が生じる。このような誘電率分布を有する絶縁層10内に、図2(A)及び図2(B)に示すような方向Xに延在された信号線20が設けられる。
[0033]
 信号線20には、各種導体材料を用いることができ、例えば、銅(Cu)、若しくは銅を含む材料を用いることができる。このほか、信号線20には、アルミニウム(Al)、若しくはアルミニウムを含む材料等を用いることもできる。
[0034]
 図2(A)及び図2(B)には、方向Xに延びる1本の縦糸12aの直上又は直下に位置する信号線20を例示するが、この第1の実施の形態に係る回路基板1Aにおいては、信号線20の位置は、この例に限定されない。方向Xに延在する信号線20の位置は、その方向Xと直交する方向Yの絶縁層10の誘電率分布に制約されない。信号線20は、例えば、図示するような方向Xに延びる1本の縦糸12aの直上又は直下にあってもよいし、或いは、隣接する2本の縦糸12a間の直上又は直下にあってもよい。
[0035]
 絶縁層10の上下面にそれぞれ設けられる導体層30a及び導体層30bには、各種導体材料を用いることができ、例えば、銅、若しくは銅を含む材料を用いることができる。このほか、導体層30a及び導体層30bには、アルミニウム、若しくはアルミニウムを含む材料等を用いることもできる。
[0036]
 絶縁層10の上面に設けられる導体層30aには、方向Xに延在する信号線20と対応する位置に、スリット31a(開口部)が設けられる。絶縁層10の下面に設けられる導体層30bにも同様に、方向Xに延在する信号線20と対応する位置に、スリット31b(開口部)が設けられる。スリット31a及びスリット31bは、方向Xに延在する信号線20に沿った平面形状、例えば、方向Xに延在する信号線20の平面形状と相似する又は同一の平面形状とされる。
[0037]
 回路基板1Aでは、信号線20の上側に、絶縁層10(上部の絶縁層10a)を介して、スリット31aを有する導体層30aが設けられ、信号線20の下側に、絶縁層10(下部の絶縁層10b)を介して、スリット31bを有する導体層30bが設けられる。回路基板1Aは、ガラスクロス12を含む絶縁層10(絶縁層10a,10b)内に設けられた信号線20が、スリット31aを有する導体層30aと、スリット31bを有する導体層30bとで挟まれた、ストリップライン構造を有する。
[0038]
 上記のような構成を有する回路基板1Aでは、導体層30a及び導体層30bにそれぞれスリット31a及びスリット31bが設けられることで、信号線20の、絶縁層10の誘電率分布との位置関係に起因した伝送信号のスキューが抑えられる。この点について、次の図3を参照して説明する。
[0039]
 図3は第1の実施の形態に係る回路基板に生じる電界の説明図である。ここでは、比較例として、導体層にスリットを設けない回路基板を図3(A)に示し、導体層にスリットを設けた第1の実施の形態に係る回路基板を図3(B)に示している。
[0040]
 図3(A)に示す回路基板2は、図3(B)に示す第1の実施の形態に係る回路基板1Aと同様に、絶縁層10と、絶縁層10内に設けられた信号線20とを含む。回路基板2では、絶縁層10の上下面にそれぞれ、上記スリットを有しない導体層40a及び導体層40bが設けられる。尚、図3(A)に示す回路基板2と、図3(B)に示す回路基板1Aとのサイズ(厚さ)の違いについては後述する。
[0041]
 図3(A)に示す回路基板2では、所定動作時に、信号線20と導体層40a及び導体層40bとの間に、例えば、信号線20から導体層40a及び導体層40bに向かって、電界52が生じる。
[0042]
 回路基板2では、方向Xに延在する信号線20が、絶縁層10の方向Yの誘電率分布に対してどのような位置にあるのかによって、付近の誘電率が違ってくる。例えば、信号線20が、図示するような方向Xに延びる縦糸12aの直上又は直下にあるのか、或いは、図示しないが隣接する縦糸12a間の直上又は直下にあるのかによって、信号線20付近の誘電率が変わってくる。
[0043]
 この信号線20付近の誘電率は、電界52に影響を及ぼし、信号線20の信号伝送速度に影響を及ぼす。付近の誘電率が比較的高い信号線20の信号伝送速度は、付近の誘電率が比較的低い信号線20の信号伝送速度に比べて、遅くなる傾向がある。スリットを有しない導体層40a及び導体層40bを用いた回路基板2では、方向Xに延在する信号線20と、絶縁層10の方向Yの誘電率分布との位置関係によって、信号線20の信号伝送速度に差が生じ、伝送信号のスキューが大きくなる可能性がある。
[0044]
 一方、図3(B)に示す回路基板1Aでは、所定動作時に、信号線20と導体層30a及び導体層30bとの間に、例えば、信号線20から導体層30a及び導体層30bに向かって、電界51が生じる。
[0045]
 この時、回路基板1Aでは、導体層30a及び導体層30bにそれぞれ、信号線20と対応する位置にスリット31a及びスリット31bが設けられていることで、電界51が、上記回路基板2で生じる電界52に比べて広がる。例えば、断面視で、信号線20から導体層30aに向かって斜め上方に広がって、また、信号線20から導体層30bに向かって斜め下方に広がって、電界51が生じ、平面視で、信号線20から左右側方に広がって、電界51が生じる。
[0046]
 回路基板1Aでは、このように電界51が広がることで、信号線20付近の誘電率の影響が、スリット31a及びスリット31bを設けていない場合よりも小さくなり、より広い範囲の誘電率の平均となる。
[0047]
 このように回路基板1Aでは、方向Xに延在する信号線20が、絶縁層10の方向Yの誘電率分布に対してどのような位置にあっても、スリット31a及びスリット31bによって電界51が広がって信号線20付近の誘電率の違いが緩和される。これにより、絶縁層10の方向Yの誘電率分布との位置関係によらず、方向Xに延在する信号線20の信号伝送速度差が抑えられ、伝送信号のスキューが抑えられる。
[0048]
 続いて、回路基板1Aのサイズとスキュー抑制効果について、図4を参照して説明する。
 図4は第1の実施の形態に係る回路基板のサイズの説明図である。ここでは、比較例として、導体層にスリットを設けない回路基板を図4(A)に示し、導体層にスリットを設けた第1の実施の形態に係る回路基板を図4(B)に示している。
[0049]
 例えば、図4(A)に示すようなスリットを設けない回路基板2の、絶縁層10に含まれるガラスクロス12のガラス糸のピッチWP2(絶縁層10の方向Yの誘電率分布の1周期)を270μmとする。このようなガラスクロス12を含む絶縁層10内の信号線20の幅LW2を162μmとし、信号線20と導体層40b(及び導体層40a)との距離SD2を160μmとする。回路基板2では、このようなサイズとすることで、伝送信号のスキューが一定値に抑えられるものとする。
[0050]
 これに対し、図4(B)に示すようなスリット31a及びスリット31bを設けた回路基板1Aでは、上記回路基板2よりも信号線20の幅を狭め、絶縁層10の厚さを薄くしても、同等のスキューを実現することが可能になる。例えば、ピッチWP1(絶縁層10の方向Yの誘電率分布の1周期)が同じ270μmのガラスクロス12を含む絶縁層10内に、幅LW1が100μmの信号線20を設け、信号線20と導体層30b(及び導体層30a)との距離SD1は160μmとする。回路基板1Aでは、このようにサイズを小型化しても、導体層30aのスリット31a及び導体層30bのスリット31bによって電界51を広げることで、位置による信号線20付近の誘電率の違いを緩和して伝送信号のスキューを抑えることができる。
[0051]
 回路基板1Aのスキュー抑制効果について更に説明する。
 図5は第1の実施の形態に係るシミュレーションに用いたモデルの一例を示す図、図6は第1の実施の形態に係るシミュレーション結果の一例を示す図である。
[0052]
 ここでは、回路基板1Aの導体層30a及び導体層30bに設けるスリット31a及びスリット31bの幅と、伝送信号のスキューとの関係を、シミュレーションにより得ている。
[0053]
 シミュレーションには、図5に示すような、ガラスクロス12のガラス糸のピッチWP3(絶縁層10の方向Yの誘電率分布の1周期)が300μm、信号線20の幅LW3が100μmの回路基板1Aのモデル3を用いている。このモデル3において、回路基板1Aの導体層30a及び導体層30bに設けるスリット31a及びスリット31bの幅SW3を50μm、100μm、150μm、200μmとした時のスキューをシミュレーションしている。また比較のため、幅SW3を0μmとした時のスキュー(スリットを設けない上記回路基板2に相当するもののスキュー)を併せてシミュレーションしている。シミュレーション結果を図6に示す。
[0054]
 図6において、横軸は信号線20の伝送信号の周波数[GHz]を表し、縦軸は伝送信号のスキュー[ps/10cm]を表している。図6より、導体層30a及び導体層30bにスリット31a及びスリット31bを設けることで、設けない場合(SW3=0μm)に比べて、スキューを抑えることが可能になる。幅LW3が100μmの信号線20に対し、スリット31a及びスリット31bの幅SW3が50μm、100μm、150μm、200μmと大きくなるほど、伝送信号のスキューが抑えられる。
[0055]
 この場合、スリット31a及びスリット31bの幅SW3を、信号線20の幅LW3である100μmよりも大きくすると、比較的大きなスキュー抑制効果が得られる。例えば、スリット31a及びスリット31bの幅SW3=200μmでは、スキューが8ps/10cm前後と、幅SW3=0μmのスリットを設けない場合に比べて、4分の1以下程度までスキューを抑えることが可能になる。
[0056]
 以上述べたように、第1の実施の形態に係る回路基板1Aでは、誘電率分布を有するような絶縁層10内に信号線20を設け、これを挟む導体層30a及び導体層30bにそれぞれ、信号線20と対応する位置にスリット31a及びスリット31bを設ける。スリット31a及びスリット31bを設けることで、信号線20との間に生じる電界51を広げ、方向Xに延在する信号線20と、絶縁層10の方向Yの誘電率分布との位置関係に起因した、信号線20付近の誘電率の違いを緩和する。これにより、絶縁層10の方向Yの誘電率分布との位置関係によらず、方向Xに延在する信号線20の信号伝送速度差を抑え、伝送信号のスキューを抑えることが可能になる。
[0057]
 尚、ここでは信号線20とそれを挟む一対の導体層30a及び導体層30bとを有する3層構造の回路基板1Aを例示した。このほか、回路基板1Aは、絶縁層10a及び導体層30a上、絶縁層10b及び導体層30b下に、別の絶縁層を介して別の導体層を設けた4層以上の多層構造としてもよい。このような4層以上の回路基板1Aでも、その導体層30aにスリット31a、導体層30bにスリット31bを設けることで、上記同様の効果を得ることが可能である。
[0058]
 ところで、高周波用の回路基板に関し、信号伝送路の特性インピーダンスを特定の値(例えば50Ω)に近付けることで、信号の反射を抑制し、信号の品質を向上させる技術が知られている。例えば、特性インピーダンスを所望の値に近付けるために、信号線-導体層(例えばグランド電位)間の距離や信号線幅を調整することで、信号線-導体層間のキャパシタンスを増減させるという手法が用いられる。特性インピーダンスを上げたければ、絶縁層の厚さを増加させるか或いは信号線の幅を減少させ、特性インピーダンスを下げたければ、絶縁層の厚さを減少させるか或いは信号線の幅を増加させる。特性インピーダンスの整合のために、信号線-導体層間の距離を増加させたり信号線の幅を減少させたりすることでキャパシタンスを低減させることができない場合には、導体層にスリットを設けてキャパシタンスを低減させることも行われる。
[0059]
 これに対し、上記回路基板1Aでは、信号線20が、誘電率分布を有する絶縁層10内に設けられ、その位置によって信号線20付近の誘電率に違いが生じるものについて、導体層30a及び導体層30bにそれぞれスリット31a及びスリット31bを設ける。これにより、信号線20と導体層30a及び導体層30bとの間に生じる電界51を広げ、位置による信号線20付近の誘電率の違いを緩和し、絶縁層10の方向Yの誘電率分布との位置関係によらず、方向Xに延在する信号線20の伝送信号のスキューを抑えるものである。
[0060]
 次に、第2の実施の形態について説明する。
 図7は第2の実施の形態に係る回路基板の一例を示す図である。図7(A)には、第2の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。図7(B)には、第2の実施の形態に係る回路基板の一例の要部平面を模式的に図示している。尚、図7(A)には、図7(B)のL4-L4断面を模式的に図示している。
[0061]
 図7に示す回路基板1Bは、マイクロストリップライン構造を有する点で、上記第1の実施の形態に係るストリップライン構造の回路基板1Aと相違する。
 回路基板1Bは、絶縁層10b(絶縁層10)と、絶縁層10b上に設けられた信号線20と、絶縁層10b下に設けられた導体層30bとを含む。絶縁層10bには、樹脂11内のガラスクロス12の糸目又は織目に起因して周期的な誘電率分布が生じる。導体層30bには、方向Xに延在する信号線20と対応する位置に、スリット31bが設けられる。
[0062]
 このようなマイクロストリップライン構造を有する回路基板1Bにおいても、導体層30bにスリット31bを設けることで、信号線20と導体層30bとの間に生じる電界を広げ、位置による信号線20付近の誘電率の違いを緩和することができる。これにより、絶縁層10bの方向Yの誘電率分布との位置関係によらず、方向Xに延在する信号線20の信号伝送速度差を抑え、伝送信号のスキューを抑えることが可能になる。
[0063]
 尚、ここでは信号線20と導体層30bとを有する2層構造の回路基板1Bを例示した。このほか、回路基板1Bは、絶縁層10b及び導体層30b下に、別の絶縁層を介して別の導体層を設けた3層以上の多層構造としてもよい。このような3層以上の回路基板1Bでも、その導体層30bにスリット31bを設けることで、上記同様の効果を得ることが可能である。
[0064]
 次に、第3の実施の形態について説明する。
 図8は第3の実施の形態に係る回路基板の一例を示す図である。図8には、第3の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
[0065]
 図8に示す回路基板1Cは、上記第1の実施の形態に係る回路基板1Aの構造を一部に含んだストリップライン構造の回路基板の一例である。回路基板1Cは、スリット31aを有する導体層30a上に絶縁層10c(絶縁層10の一部)を介して導体層30cが設けられ、スリット31bを有する導体層30b下に絶縁層10d(絶縁層10の一部)を介して導体層30dが設けられた構造を有する。
[0066]
 回路基板1Cの導体層30c及び導体層30dには、導体層30a及び導体層30bのような、信号線20に対応する位置のスリット31a及びスリット31bは設けられない。導体層30c及び導体層30dは、信号線20の伝送信号と、回路基板1Cの内部又は外部に設けられる他の信号線の伝送信号との電磁的な干渉を抑える、電磁シールド層として機能する。導体層30c及び導体層30dには、各種導体材料を用いることができ、例えば、銅、又は銅を含む材料を用いることができる。このほか、導体層30c及び導体層30dには、アルミニウム、ニッケル(Ni)、鉄(Fe)、フェライト等の材料を用いることもできる。
[0067]
 回路基板1Cの絶縁層10c及び絶縁層10dには、例えば、絶縁層10a及び絶縁層10bと同様の樹脂11が用いられる。絶縁層10c及び絶縁層10dには、必ずしも絶縁層10a及び絶縁層10bに含まれているようなガラスクロス12が含まれることを要しない。
[0068]
 回路基板1Cでは、例えば、ガラスクロス12のガラス糸のピッチWP4(絶縁層10の方向Yの誘電率分布の1周期)を300μm、信号線20の幅LW4を140μm、信号線20と導体層30d(及び導体層30c)との距離SD4を168μmとすることができる。尚、この場合、例えば、信号線20と導体層30b(及び導体層30a)との距離SD4aは100μm、導体層30b(及び導体層30a)の厚さSD4bは18μm、導体層30bと導体層30dとの距離(及び導体層30aと導体層30cとの距離)SD4cは50μmとすることができる。
[0069]
 回路基板1Cでは、導体層30a及び導体層30bにそれぞれ信号線20と対応する位置にスリット31a及びスリット31bが設けられることで、信号線20と導体層30a及び導体層30bとの間に生じる電界が広がり、位置による信号線20付近の誘電率の違いが緩和される。これにより、絶縁層10の方向Yの誘電率分布との位置関係によらず、方向Xに延在する信号線20の伝送信号のスキューが抑えられる。
[0070]
 更に、回路基板1Cでは、それぞれスリット31a及びスリット31bを有する導体層30a及び導体層30bの外側に、電磁シールド層として導体層30c及び導体層30dが設けられる。これにより、信号線20の伝送信号と、他の信号線の伝送信号との電磁的な干渉が抑えられる。
[0071]
 ここで、第3の実施の形態に係る回路基板1Cと、例えば上記図4(A)に示すような、スリットを有しない導体層40a及び導体層40bを設ける回路基板2との比較について述べる。
[0072]
 回路基板2では、スリットを有しない導体層40a及び導体層40bが電磁シールド層として機能する。回路基板2で、第3の実施の形態に係る回路基板1Cと同等のスキューを得るためには、ガラスクロス12のピッチWP2が同じ300μmの時に、信号線20の幅LW2は168μm、信号線20と導体層40b(及び導体層40a)との距離SD2は178μmとされる。このように回路基板2では、信号線20と導体層40a,40bの3層構造であっても、一定のスキュー抑制効果を得るためには、信号線20と導体層30a,30b、更にその外側の導体層30c,30dを含む5層構造の回路基板1Cよりも、厚くなる。
[0073]
 回路基板1Cでは、上記のような伝送信号のスキュー抑制効果及び電磁干渉抑制効果が得られる構造を、大型化を抑えて実現することができる。また、回路基板1Cでは、その内部に設ける配線の密度を高めることもできる。
[0074]
 図9は第3の実施の形態に係る回路基板のシミュレーション結果の一例を示す図である。
 図9には、図8に示す回路基板1Cに相当する構造を有し、上記のようにピッチWP4を300μm、幅LW4を140μm、距離SD4を168μmとしたモデルを用い、信号線20の伝送信号のスキューをシミュレーションした結果(図9に「実施例」と記す)を例示している。
[0075]
 また図9には比較のため、図4(A)に示す回路基板2に相当する構造を有するモデルを用い、信号線20の伝送信号のスキューをシミュレーションした結果を併せて例示している。回路基板2については、ピッチWP2は同じ300μmとし、幅LW2を170μm、距離SD2を180μmとしたもの(図9に「比較例1」と記す)、幅LW2を160μm、距離SD2を170μmとしたもの(図9に「比較例2」と記す)、幅LW2を140μm、距離SD2を150μmとしたもの(図9に「比較例3」と記す)のシミュレーション結果を例示している。
[0076]
 尚、実施例及び比較例1~3では、特性インピーダンスの整合(50Ω)も行っている。
 図9において、横軸は信号線20の伝送信号の周波数[GHz]を表し、縦軸は伝送信号のスキュー[ps/10cm]を表している。図9より、まず比較例1~3に関し、比較例2及び比較例3のシミュレーションではスキューが比較的大きくなるのに対し、比較例1のシミュレーションでは比較的ゼロに近いスキューとなっている。上記サイズの回路基板1Cに相当する実施例のシミュレーションでは、比較例1に近く、ほぼゼロのスキューとなっている。
[0077]
 図9に示す実施例と比較例1のシミュレーション結果より、回路基板1C(実施例)では、回路基板2(比較例1)と同等又はそれ以上のスキュー抑制効果を得つつ、小型化を図ることが可能になる。即ち、回路基板1C(LW4=140μm,SD4=168μm)では、回路基板2(LW2=170μm,SD2=180μm)に比べて、信号線20の幅で30μm、絶縁層10の厚さ(信号線20に対して上側又は下側)で約10μmの小型化が図られる。
[0078]
 続いて、回路基板1Cにおけるスリット31a及びスリット31bの幅について説明する。
 図10は第3の実施の形態に係るシミュレーションに用いたモデルの一例を示す図、図11は第3の実施の形態に係るシミュレーション結果の一例を示す図である。
[0079]
 ここでは、回路基板2に相当する図10(A)に示すようなモデル2a、及び回路基板1Cに相当する図10(B)に示すようなモデル1Caを考える。
 図10(A)に示すモデル2aでは、信号線20と導体層40aとの間、及び信号線20と導体層40bとの間にそれぞれ、2層のガラスクロス12が含まれる。
[0080]
 図10(B)に示すモデル1Caでは、信号線20と導体層30cとの間、及び信号線20と導体層30dとの間にそれぞれ、2層のガラスクロス12が含まれる。モデル1Caでは、信号線20に対して上側の2層のガラスクロス12間に、スリット31aを有する又は有しない導体層30aが設けられ、信号線20に対して下側の2層のガラスクロス12間に、スリット31bを有する又は有しない導体層30bが設けられる。尚、図10(B)には便宜上、スリット31aを有する導体層30a、スリット31bを有する導体層30bを図示している。
[0081]
 モデル2a及びモデル1Caにおいて、ガラスクロス12のガラス糸のピッチWP(絶縁層10の誘電率分布の1周期)は300μmとし、信号線20の幅LWは155μmとしている。モデル1Caにおいては、スリット31a及びスリット31bの幅SWを0μm~450μmとしている。モデル2a及びモデル1Caの絶縁層10の厚さは同じとしている。
[0082]
 このようなモデル2aのスキュー、及びモデル1Caのスリット31a及びスリット31bの幅SWを変化させた時のスキューを、それぞれシミュレーションしている。シミュレーション結果を図11に示す。
[0083]
 図11において、横軸はモデル1Caのスリット31a及びスリット31bの幅SW[μm]を表し、縦軸はモデル1Caの伝送信号のスキュー[ps/10cm]を表している。縦軸のスキューは、50GHzまでの周波数範囲で得られるスキューの平均値である。モデル2aのスキューは、図11に点線Rで示す9.3ps/10cmである。
[0084]
 図11より、モデル1Ca(図10(B))では、スリット31a及びスリット31bの幅SWが300μmまでの範囲において、幅SWの増加に伴い、スキューが減少する傾向が認められる。スリット31a及びスリット31bの幅SWが300μm~450μmの範囲では、幅SWの増加に伴い、スキューが僅かに増加する傾向が認められる。
[0085]
 モデル1Caでは、スリット31a及びスリット31bを設けることで(0μm<SW≦300μm)、前述のように、信号線20と導体層30a及び導体層30bとの間に生じる電界が広がり、位置による信号線20付近の誘電率の違いが緩和される。これにより、信号線20の伝送信号のスキューが抑えられる。
[0086]
 但し、スリット31a及びスリット31bの幅SWが一定値を上回ると(SW>300μm)、信号線20と導体層30c及び導体層30dとの間に生じる電界により、スリット31a及びスリット31bで電界を広げる効果が小さくなり、スキューが微増する。つまり、モデル1Caにおいてスリット31a及びスリット31bの幅SWが一定値を上回ると(SW>300μm)、実質的にモデル2aの構造に近付いていくと考えることができる。
[0087]
 図11より、モデル1Caのスキューが、モデル2aのスキューよりも改善される(点線Rの9.3ps/10cmを下回る)のは、スリット31a及びスリット31bの幅SWが180μmを上回る場合である。モデル1Ca、即ち回路基板1Cにおいては、ガラスクロス12のピッチWPが300μm、信号線20の幅LWが155μmである場合、導体層30a及び導体層30bにそれぞれ設けるスリット31a及びスリット31bの幅SWを180μm以上とすることが好ましい。
[0088]
 回路基板1Cにおけるスリット31a及びスリット31bの幅について更に説明する。
 図12は第3の実施の形態に係るシミュレーション結果の別例を示す図である。
 図12には、上記モデル1Ca(図10(B))の信号線20の幅LWを110μm、130μm、150μmとした各々の場合について、同様に、スリット31a及びスリット31bの幅SWを変化させてスキューをシミュレーションした結果を示している。
[0089]
 図12において、横軸はモデル1Caのスリット31a及びスリット31bの幅SW[μm]を表し、縦軸はモデル1Caの伝送信号のスキュー[ps/10cm]を表している。縦軸のスキューは、50GHzまでの周波数範囲で得られるスキューの平均値である。また、図12に示す点線R1、点線R2、点線R3はそれぞれ、上記モデル2a(図10(A))の信号線20の幅LWを110μm、130μm、150μmとした場合のスキューを示している。点線R1のスキューは17.3ps/10cm、点線R2のスキューは12.6ps/10cm、点線R3のスキューは7.3ps/10cmである。尚、モデル1Ca及びモデル2aにおいて、ガラスクロス12のガラス糸のピッチWPは共に300μmとしている。
[0090]
 図12より、モデル1Caの信号線20の幅LWが110μm、130μm、150μmと増加するのに伴い、モデル2aのスキューよりも改善される(点線R1~R3の値を下回る)スリット31a及びスリット31bの幅SWが減少する傾向が認められる。
[0091]
 ここで、信号線20の幅LWと、スリット31a及びスリット31bの幅SWとの和の半分の値({SW+LW}/2)は、信号線20と導体層30a及び導体層30bとの間に生じる電界の広がりの大きさを示すための指標の1つと考えられる。鋭意研究の結果、この値({SW+LW}/2)が、ガラスクロス12のピッチWPの概ね半分以上({SW+LW}/2≧WP/2)であることが、上記のようなスキュー抑制効果を得るために重要な数値であることが判明した。
[0092]
 また、電界を効果的に広げるためには、スリット31a及びスリット31bの端が、信号線20の幅内に収まるよりも、信号線20の幅外に位置することが好ましい。即ち、スリット31a及びスリット31bの幅SWが、信号線20の幅LWよりも大きい(SW≧LW)ことが好ましい。
[0093]
 つまり、5層構造の回路基板1Cでは、次の式(1)及び式(2)のような条件が、スキュー抑制効果を得るための重要な条件となる。
 SW+LW≧WP・・・(1)
 SW≧LW・・・(2)
 この式(1)及び式(2)のような条件を満たすように回路基板1Cを設計、製造することで、スキューを効果的に抑えることが可能になる。
[0094]
 尚、ここでは信号線20と、導体層30a及び導体層30bと、導体層30c及び導体層30dとを有する5層構造の回路基板1Cを例示した。このほか、回路基板1Cは、絶縁層10c及び導体層30c上、絶縁層10d及び導体層30d下に、別の絶縁層を介して別の導体層を設けた6層以上の多層構造としてもよい。このような6層以上の回路基板1Cでも、その導体層30aにスリット31a、導体層30bにスリット31bを設けることで、上記同様の効果を得ることが可能である。
[0095]
 ところで、スリットを設けて特性インピーダンスを調整する際には、上記回路基板1Cのように、信号線20の上側又は下側(片側)に、グランド層又は電源層を2層とすることは通常行われない。換言すれば、上記回路基板1Cのような5層構造は、スキュー抑制の目的なく、特性インピーダンス調整を目的としては使用されない。その理由を以下に説明する。
[0096]
 通常、特性インピーダンスを調整する際、特性インピーダンスを上げたければ、絶縁層の厚さを増加させるか或いは信号線の幅を減少させる。特性インピーダンスを下げたければ絶縁層の厚さを減少させるか或いは信号線の幅を増加させる。スリットがなかった導体層にスリットを設けることは、絶縁層の厚さを増加させることと同様に特性インピーダンスを上げる効果となる。
[0097]
 ここで、スリットを用いて特性インピーダンスを増加させる方法において、信号線に近い導体層にはスリットがあり、遠い導体層にはスリットがない、という片側2層構造を、通常の片側1層構造と比較してみる。片側2層構造と同じ効果を通常の片側1層構造で得ようとする場合には、片側2層構造における信号線から近い導体層(スリットのある層)と遠い導体層(ベタ層)の中間距離の導体層を1層設けてしまうだけでよい。このような片側1層構造の方が、層数も少なく、基板の厚さも薄くなる。片側2層構造にすることは、層数の増加や基板の厚さの増加につながるため、特性インピーダンス調整という目的では通常行われない。換言すれば、特性インピーダンス調整を行うために片側2層構造にすることは、小型化と逆行することになる。
[0098]
 即ち、スリットのある導体層とベタの導体層との片側2層のストリップライン構造は、スキューを抑える必要がない場合には、信号線の幅及び基板の厚さの増加を招くため、使用されない。スキューと電磁シールドの両者を考慮した場合に、従来技術よりも信号線の幅及び基板の厚さの低減が可能となる。つまり、高速信号伝送においてスキュー抑制を行う場合に、信号線の小型化に適した技術である。
[0099]
 次に、第4の実施の形態について説明する。
 図13は第4の実施の形態に係る回路基板の一例を示す図である。図13には、第4の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
[0100]
 図13に示す回路基板1Dは、マイクロストリップライン構造を有する点で、上記第3の実施の形態に係るストリップライン構造の回路基板1Cと相違する。
 回路基板1Dは、絶縁層10b及び絶縁層10d(絶縁層10)と、信号線20と、スリット31bを有する導体層30bと、電磁シールド層として機能する導体層30dを含む。絶縁層10b及び絶縁層10dの、少なくとも絶縁層10bには、樹脂11内にガラスクロス12が含まれる。絶縁層10b(又は絶縁層10b及び絶縁層10d)には、樹脂11内のガラスクロス12の糸目又は織目に起因して周期的な誘電率分布が生じる。導体層30bのスリット31bは、方向Xに延在する信号線20と対応する位置に設けられる。導体層30dは、スリット31bを有する導体層30bを覆うように設けられる。
[0101]
 このようなマイクロストリップライン構造を有する回路基板1Dにおいても、スリット31bにより、信号線20と導体層30bとの間に生じる電界を広げ、位置による信号線20付近の誘電率の違いを緩和することができる。これにより、絶縁層10b(又は絶縁層10b及び絶縁層10d)の方向Yの誘電率分布との位置関係によらず、方向Xに延在する信号線20の信号伝送速度差を抑え、伝送信号のスキューを抑えることが可能になる。
[0102]
 尚、ここでは信号線20と導体層30bと導体層30dとを有する3層構造の回路基板1Dを例示した。このほか、回路基板1Dは、絶縁層10d及び導体層30d下に、別の絶縁層を介して別の導体層を設けた4層以上の多層構造としてもよい。このような4層以上の回路基板1Dでも、その導体層30bにスリット31bを設けることで、上記同様の効果を得ることが可能である。
[0103]
 次に、第5の実施の形態について説明する。
 図14は第5の実施の形態に係る回路基板の例を示す図である。図14(A)には、第5の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。図14(B)には、第5の実施の形態に係る回路基板の別例の要部断面を模式的に図示している。
[0104]
 図14(A)に示す回路基板1Eは、信号線20、導体層30a及び導体層30bの3層を有するストリップライン構造の回路基板である。回路基板1Eは、絶縁層10として、信号線20の上側と下側にそれぞれ、ピッチWPc(方向Yの誘電率分布の1周期)のガラスクロス12cが用いられた絶縁層10aと、ピッチWPcとは異なるピッチWPd(方向Yの誘電率分布の1周期)のガラスクロス12dが用いられた絶縁層10bとを含む。図14(A)には、信号線20の下側の絶縁層10bに用いられるガラスクロス12dのピッチWPdの方が、信号線20の上側の絶縁層10aに用いられるガラスクロス12cのピッチWPcよりも大きい(広い)回路基板1Eを例示している。
[0105]
 このような絶縁層10を含む回路基板1Eの、絶縁層10a上に導体層30aが設けられ、絶縁層10b下に導体層30bが設けられる。回路基板1Eでは、導体層30a及び導体層30bのうち、比較的ピッチWPdの広いガラスクロス12dが用いられた絶縁層10b側の導体層30bの、信号線20と対応する位置に、スリット31bが設けられる。
[0106]
 回路基板1Eでは、ガラスクロス12dによって比較的誘電率が高くなりまたその高低差が大きくなり易い絶縁層10bを挟んで設けられる信号線20と導体層30bとの間の電界が広げられ、信号線20の伝送信号のスキュー抑制が図られる。
[0107]
 図14(B)に示す回路基板1Fは、信号線20、導体層30a及び導体層30bの3層を有するストリップライン構造の回路基板である。回路基板1Fは、比較的ピッチWPcの狭いガラスクロス12cが用いられた絶縁層10a側の導体層30aの、信号線20と対応する位置にも、スリット31aが設けられている点で、図14(A)に示す回路基板1Eと相違する。回路基板1Fにおいて、例えば、導体層30aのスリット31aは、導体層30bのスリット31bよりも、狭い幅とされる。
[0108]
 回路基板1Fでは、スリット31a及びスリット31bにより、信号線20と導体層30aとの間の電界、及び信号線20と導体層30bとの間の電界が共に広げられる。スリット31a及びスリット31bの幅の比を、ガラスクロス12c,12dのピッチWPc,WPdの比に揃えるように調整し、信号線20の上下の誘電率及び電界がスキューに及ぼす影響を同程度に揃える。これにより、信号線20の伝送信号の効果的なスキュー抑制が図られる。
[0109]
 このように、ガラスクロス12c,12dに起因して生じる絶縁層10の誘電率分布に基づき、導体層30a及び導体層30bの、一方の導体層30bにのみスリット31bを設けたり、双方に設けるスリット31a,31bの幅を変えたりすることもできる。
[0110]
 尚、ここでは信号線20と導体層30a及び導体層30bとを有する3層構造の回路基板1E,1Fを例示した。このほか、回路基板1E,1Fは、絶縁層10a及び導体層30a上、絶縁層10b及び導体層30b下に、別の絶縁層を介して別の導体層を設けた4層以上の多層構造としてもよい。このような4層以上の回路基板1E,1Fでも、その導体層30bにスリット31bを設ける、或いは導体層30a及び導体層30bにそれぞれスリット31a及びスリット31bを設けることで、上記同様の効果を得ることが可能である。
[0111]
 次に、第6の実施の形態について説明する。
 図15は第6の実施の形態に係る回路基板の一例を示す図である。図15には、第6の実施の形態に係る回路基板の一例の要部断面を模式的に図示している。
[0112]
 図15に示す回路基板1Gは、上記第5の実施の形態で述べた回路基板1F(図14(B))の、導体層30a上に絶縁層10cを介して導体層30cが設けられ、導体層30b下に絶縁層10dを介して導体層30dが設けられた構造を有する。回路基板1Gは、信号線20、導体層30a及び導体層30bの3層を有するストリップライン構造の回路基板1Fに、電磁シールド層として導体層30c及び導体層30dを追加して5層構造の回路基板としたものである。
[0113]
 回路基板1Gによれば、信号線20の伝送信号のスキュー抑制が図られるほか、他の信号線の伝送信号との電磁干渉抑制が図られる。
 尚、回路基板1Gは、絶縁層10c及び導体層30c上、絶縁層10d及び導体層30d下に、別の絶縁層を介して別の導体層を設けた6層以上の多層構造としてもよい。
[0114]
 次に、第7の実施の形態について説明する。
 図16は第7の実施の形態に係る回路基板の一例を示す図である。図16には、第7の実施の形態に係る回路基板の一例の要部平面を模式的に図示している。
[0115]
 上記のようなスリット31aを有する導体層30aは、必ずしもそのスリット31aによって分断されていることを要しない。同様に、スリット31bを有する導体層30bは、必ずしもそのスリット31bによって分断されていることを要しない。
[0116]
 図16には、上記第1の実施の形態に係る回路基板1A(図2(A)及び図2(B))について述べた導体層30aの別例を図示している。導体層30aには、ガラスクロス12を絶縁層10内に設けられた信号線20と対応する位置に、スリット31aが設けられる。この導体層30aの、スリット31aを挟む左右の部分30a1,30a2は、分断されていることを要せず、1本又は2本以上の接続線32(図16には一例として3本の接続線32を図示)で電気的に接続されてもよい。
[0117]
 同一層内で導体層30aの左右の部分30a1,30a2を電気的に接続することを要し、所定本数の接続線32を配置した後のスリット31aでも十分なスキュー抑制効果が得られる場合には、このように部分30a1,30a2を接続線32で繋ぐことができる。また、導体層30aの他の導体(導体層30aと同一の又は異なる層の導体層)との接続、導体層30aのインダクタンスとそれによる影響等に基づき、導体層30aの左右の部分30a1,30a2を接続線32で繋ぐようにしてもよい。
[0118]
 例えば、スリット31aの長さ5mm毎に、0.5mmの長さだけ左右の部分30a1,30a2を接続線32で接続し、残りの4.5mmは左右の部分30a1,30a2がスリットで分断される構造とする。
[0119]
 尚、ここでは回路基板1Aの導体層30aについて述べたが、反対側の導体層30bについても同様に、スリット31bを挟む左右の部分を1本又は2本以上の接続線で電気的に接続することが可能である。
[0120]
 また、ここでは第1の実施の形態に係る回路基板1Aを例にしたが、このように接続線32で接続する手法は、上記第2~第6の実施の形態に係る他の回路基板の、スリットを有する導体層に、同様に適用可能である。即ち、回路基板1Bの導体層30b(図7)、回路基板1Cの導体層30a,30b(図8)、回路基板1Dの導体層30b(図13)、回路基板1Eの導体層30b(図14(A))、回路基板1Fの導体層30a,30b(図14(B))、回路基板1Gの導体層30a,30b(図15)に、上記手法を適用することが可能である。
[0121]
 次に、第8の実施の形態について説明する。
 図17は第8の実施の形態に係る回路基板の一例を示す図である。図17(A)には、第8の実施の形態に係る回路基板の第1の例の要部平面を模式的に図示している。図17(B)には、第8の実施の形態に係る回路基板の第2の例の要部平面を模式的に図示している。
[0122]
 上記第1~第7の実施に形態では、所定方向(方向X)に直線的に延在された信号線20を例示したが、信号線20は、直線的に延在されるものには限定されない。
 図17(A)及び図17(B)にはそれぞれ、上記第1の実施の形態に係る回路基板1A(図2(A)及び図2(B))の別例を図示している。図17(A)及び図17(B)には、信号線20として、方向Xに延在する信号線21と、方向Xに対して斜め方向Zに延在する信号線22とを例示している。尚、ここでは信号線21に連続する信号線22を例示するが、信号線21と信号線22とは必ずしも連続していることを要しない。
[0123]
 例えば、図17(A)に示すように、方向Xに延在する信号線21については、導体層30aにスリット31aを設けることで、方向Xと直交する方向Yの絶縁層10の誘電率分布との位置関係に起因した伝送信号のスキューを抑える。
[0124]
 もう一方の信号線22は、斜め方向Zに延在していることで、絶縁層10の誘電率分布との位置関係が固定されず、当該位置関係によるスキューへの影響が、信号線21の場合に比べて小さい。そのため、信号線22については、図17(A)に示すように、導体層30aの、信号線22と対応する位置に、スリットを設けないようにすることができる。
[0125]
 図17(A)に示すような構成では、導体層30aの開口部の面積を抑え、導体層30aにより、信号線20の伝送信号の電磁干渉を抑えることが可能になる。
 また、導体層30aの、信号線22と対応する位置には、図17(B)に示すように、スリット31aを設けることもできる。
[0126]
 図17(B)に示すような構成では、導体層30aの面積を抑え、材料コストを抑えることが可能になる。
 尚、ここでは回路基板1Aの導体層30aについて述べたが、反対側の導体層30bについても、信号線20に対し、図17(A)及び図17(B)に示したのと同様の形状のスリット31bを設けることが可能である。
[0127]
 また、ここでは第1の実施の形態に係る回路基板1Aを例にしたが、上記第2~第6の実施の形態に係る他の回路基板でも、信号線20が図17(A)及び図17(B)に示すような信号線22を含む場合には、上記手法を同様に適用することが可能である。更にまた、上記手法を適用したスリット31aを有する導体層30a、或いはスリット31bを有する導体層30bに、上記第7の実施の形態で述べたような接続線32を設けることも可能である。
[0128]
 次に、第9の実施の形態について説明する。
 図18は第9の実施の形態に係る電子装置の一例を示す図である。図18には、第9の実施の形態に係る電子装置の一例の要部断面を模式的に図示している。
[0129]
 図18に示す電子装置60は、回路基板1と、回路基板1に実装された電子部品70とを含む。
 ここでは一例として、上記第3の実施の形態で述べた回路基板1C(又は上記第1の実施の形態で述べた回路基板1A)の構造を一部に含む回路基板1を図示している。
[0130]
 回路基板1は、導体部として、高速信号用の信号線20(S)、グランド電位とされスリット31a,31bを有する導体層30a,30b(G)、及びグランド電位とされ電磁シールド機能を有する導体層30c,30d(G)を含む。回路基板1の、導体層30cの上側には、導体部として、電源電位とされる導体層30e(V)、グランド電位とされる導体層30f(G)、及び表面配線となる導体層30gが含まれる。回路基板1の、導体層30dの下側には、導体部として、非高速信号用の信号線20a(S)、及び裏面配線となる導体層30h(G)が含まれる。
[0131]
 これらの導体部のうち、信号線20,20a及び導体層30a,30b,30c,30d,30e,30fが、樹脂11及びガラスクロス12を含む絶縁層10内に設けられ、その絶縁層10の表裏面にそれぞれ導体層30g,30hが設けられる。
[0132]
 絶縁層10には、表裏面間を貫通する貫通ビア30i(スルーホールビア)が設けられる。貫通ビア30iは、例えば、グランド電位とされる導体層30c,30d,30f,30g,30hに電気的に接続される。或いは、貫通ビア30iは、信号用の信号線20a及び導体層30g,30hに電気的に接続される。
[0133]
 回路基板1に実装される電子部品70として、ここでは、パッケージ基板71(回路基板)と、パッケージ基板に実装されたLSI(Large Scale Integration)等の半導体チップ72(半導体素子)とを含む半導体パッケージ(半導体装置)を例示している。半導体チップ72は、半田バンプ等の端子72aを通じて、パッケージ基板71と電気的に接続される。パッケージ基板71は、電極71a上に設けられた半田バンプ等の端子71bが導体層30gに接合され、回路基板1と電気的に接続される。
[0134]
 このような構成を有する電子装置60では、回路基板1において、信号線20を挟んで配置される一対の導体層30a,30bの、信号線20に対応する位置に、それぞれスリット31a,31bが設けられる。これにより、信号線20と導体層30a,30bとの間に生じる電界が広がり、位置による信号線20付近の誘電率の違いが緩和され、伝送信号のスキューが抑えられる。
[0135]
 このようにスキューが抑えられることで、信号線20を通じて信号が伝送される電子部品70や、回路基板1上に実装される図示しない他の電子部品において、信号の遅延(到達時間のずれ)によって動作に不具合が生じるといった事態を回避することが可能になる。回路基板1を用いることで、高性能の電子装置60が実現される。
[0136]
 上記第2及び第4~第8の実施の形態で述べた回路基板1B,1D~1G等の構造を一部に含む回路基板を用いても同様に、高性能の電子装置を実現することができる。
 尚、ここでは電子部品70として、パッケージ基板71とこれに実装された半導体チップ72とを含む半導体パッケージを例示したが、半導体パッケージの形態は、図示のものに限定されない。擬似SOC(System On a Chip)や、POP(Package On Package)構造を採用するもの等、各種半導体パッケージを電子部品70として回路基板1上に実装することができる。また、回路基板1上には、電子部品70として、半導体パッケージに限らず、1つ又は2つ以上の半導体チップ、3次元積層チップ等、各種半導体チップを用いることもできる。
[0137]
 また、回路基板1は、例えば次のような方法を用いて形成することができる。
 図19は第9の実施の形態に係る回路基板の形成方法の一例を示す図である。図19(A)~図19(E)には、第9の実施の形態に係る回路基板形成の各工程の要部断面を模式的に図示している。
[0138]
 まず、図19(A)に示すような、樹脂11及びガラスクロス12を含む絶縁層10b(絶縁層10)の両面に導体箔33が貼付された基板4、例えば導体箔33として両面に銅箔が貼付された両面銅張板を準備する。
[0139]
 次いで、基板4の両面の導体箔33を、フォトリソグラフィ技術及びエッチング技術を用いてパターニングし、図19(B)に示すような、所定幅の信号線20、及び所定幅のスリット31bを有する導体層30bを形成する。
[0140]
 次いで、図19(C)に示すように、絶縁層10bの、信号線20の形成面側に、樹脂11及びガラスクロス12を含む絶縁層10a(絶縁層10)、並びに銅箔等の導体箔34をラミネートする。同様に、絶縁層10bの、導体層30bの形成面側に、樹脂11及びガラスクロス12を含む絶縁層10d(絶縁層10)、並びに銅箔等の導体箔35をラミネートする。絶縁層10a及び導体箔34のラミネートと、絶縁層10d及び導体箔35のラミネートとは、別々に行ってもよいし、同時に行ってもよい。ラミネートは、例えば、真空ラミネータを用いて、加熱及び加圧しながら行う。
[0141]
 次いで、図19(D)に示すように、導体箔34を、フォトリソグラフィ技術及びエッチング技術を用いてパターニングし、所定幅のスリット31aを有する導体層30aを形成する。同様に、導体箔35を、フォトリソグラフィ技術及びエッチング技術を用いてパターニングし、導体層30dを形成する。導体層30aの形成と、導体層30dの形成とは、別々に行ってもよいし、同時に行ってもよい。
[0142]
 以降は、図19(C)及び図19(D)の工程の例に従い、絶縁層並びに導体箔のラミネートと、その導体箔のパターニングによる導体層の形成とを、所定層数分繰り返せばよい。例えば、図19(E)に示すように、絶縁層10aの、導体層30aの形成面側に、樹脂11及びガラスクロス12を含む絶縁層10c(絶縁層10)、並びに銅箔等の導体箔をラミネートし、その導体箔をパターニングして導体層30cを形成する。このような工程を、上下の所定層数分繰り返し行うことで、上記図18に示すような回路基板1が得られる。
[0143]
 尚、図19(B)までの工程により、上記第2の実施の形態で述べたような回路基板1Bを得ることができる。
 図19(C)及び図19(D)の工程のうち、絶縁層10a及び導体箔34のラミネート(図19(C))と、導体箔34のパターニングによる導体層30aの形成(図19(D))により、上記第1の実施の形態で述べたような回路基板1Aを得ることができる。ここで、絶縁層10a,10bに異なるガラスクロスを用いると、上記第5の実施の形態で述べたような回路基板1E,1Fを得ることができる。
[0144]
 図19(C)及び図19(D)の工程のうち、絶縁層10d及び導体箔35のラミネート(図19(C))と、導体箔35のパターニングによる導体層30dの形成(図19(D))により、上記第4の実施の形態で述べたような回路基板1Dを得ることができる。
[0145]
 図19(E)までの工程により、上記第3の実施の形態で述べた回路基板1Cを得ることができる。ここで、絶縁層10a,10bに異なるガラスクロスを用いると、上記第6の実施の形態で述べた回路基板1Gを得ることができる。
[0146]
 また、導体箔33,34のパターニングを適宜行うことで、上記第7の実施の形態で述べたような接続線32、上記第8の実施の形態で述べたような信号線21,22を形成することができる。
[0147]
 以上説明した第1~第9の実施の形態に係る回路基板1A~1G等、及びそれを用いた電子装置60等は、各種電子機器(電子装置とも称する)に用いることができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
[0148]
 図20は電子機器の一例を示す図である。図20には、電子機器の一例を模式的に図示している。
 図20に示すように、例えば上記図18に示したような電子装置60が、先に例示したような各種の電子機器80に搭載(内蔵)される。電子装置60に用いられる回路基板1では、スリット31a,31bにより、信号線20と導体層30a,30bとの間に生じる電界が広がり、位置による信号線20付近の誘電率の違いが緩和され、伝送信号のスキューが抑えられる。また、電磁シールド機能を有する導体層30c,30dにより、信号線20の伝送信号の電磁干渉が抑えられる。これにより、高性能の電子装置60が実現され、そのような電子装置60を搭載する、高性能の電子機器80が実現される。
[0149]
 ところで、回路基板の一形態としてフレキシブル基板が知られているが、このような柔軟性を有する回路基板には、剛性を格段に向上させるガラスクロス等の材料は用いられない。そのため、上記のようなガラスクロス等に起因した絶縁層の誘電率分布、それに起因したスキューの問題は生じない。また、シリコンインターポーザやガラスインターポーザと呼ばれる回路基板でも、上記のような誘電率分布、スキューの問題は生じない。
[0150]
 以上、第1~第9の実施の形態に係る回路基板1A~1G、電子装置60及び電子機器80等について説明した。
 上記については単に例を示すものである。更に、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応する全ての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。

符号の説明

[0151]
 1,1A,1B,1C,1D,1E,1F,1G,2,100 回路基板
 1Ca,2a,3 モデル
 4 基板
 10,10a,10b,10c,10d,110 絶縁層
 11,111 樹脂
 12,12c,12d,112 ガラスクロス
 12a,112a 縦糸
 12b,112b 横糸
 20,20a,21,22,120,121,122 信号線
 30a,30b,30c,30d,30e,30f,30g,30h,40a,40b,130a,130b 導体層
 30i 貫通ビア
 30a1,30a2 部分
 31a,31b スリット
 32 接続線
 33,34,35 導体箔
 51,52 電界
 60 電子装置
 70 電子部品
 71 パッケージ基板
 71a 電極
 71b,72a 端子
 72 半導体チップ
 80 電子機器

請求の範囲

[請求項1]
 第1絶縁層と、
 前記第1絶縁層上に設けられ、第1方向に延在された信号線と、
 前記第1絶縁層下に設けられた第1導体層と
 を含み、
 前記第1絶縁層は、前記第1方向と直交する第2方向に周期的な誘電率分布を有し、
 前記第1導体層は、前記信号線と対応する位置に第1開口部を有することを特徴とする回路基板。
[請求項2]
 前記第1絶縁層は、第1樹脂と、前記第1樹脂内に設けられた第1ガラスクロスとを含むことを特徴とする請求項1に記載の回路基板。
[請求項3]
 前記第1開口部の前記第2方向の幅が、前記信号線の前記第2方向の幅よりも大きいことを特徴とする請求項1に記載の回路基板。
[請求項4]
 前記第1絶縁層及び前記第1導体層下に設けられた第2絶縁層と、
 前記第2絶縁層下に設けられ、前記第1開口部及び前記第1導体層と対向する第2導体層と
 を更に含むことを特徴とする請求項1に記載の回路基板。
[請求項5]
 前記第1導体層は、前記信号線と対応する位置に第2開口部を有することを特徴とする請求項1に記載の回路基板。
[請求項6]
 前記第1絶縁層及び前記信号線上に設けられた第3絶縁層と、
 前記第3絶縁層上に設けられた第3導体層と
 を更に含み、
 前記第3絶縁層は、前記第2方向に周期的な誘電率分布を有することを特徴とする請求項1に記載の回路基板。
[請求項7]
 前記第1絶縁層は、第1樹脂と、前記第1樹脂内に設けられた第1ガラスクロスとを含み、
 前記第3絶縁層は、第2樹脂と、前記第2樹脂内に設けられた第2ガラスクロスとを含むことを特徴とする請求項6に記載の回路基板。
[請求項8]
 前記第2ガラスクロスのガラス糸のピッチが、前記第1ガラスクロスのガラス糸のピッチと異なることを特徴とする請求項7に記載の回路基板。
[請求項9]
 前記第3導体層は、前記信号線と対応する位置に第3開口部を有することを特徴とする請求項6に記載の回路基板。
[請求項10]
 前記第3開口部の前記第2方向の幅が、前記信号線の前記第2方向の幅よりも大きいことを特徴とする請求項9に記載の回路基板。
[請求項11]
 前記第3開口部の前記第2方向の幅が、前記第1開口部の前記第2方向の幅と異なることを特徴とする請求項9に記載の回路基板。
[請求項12]
 前記第1絶縁層は、第1樹脂と、前記第1樹脂内に設けられた第1ガラスクロスとを含み、
 前記第3絶縁層は、第2樹脂と、前記第2樹脂内に設けられた第2ガラスクロスとを含み、
 前記第3開口部の前記第2方向の幅と、前記第1開口部の前記第2方向の幅との比が、前記第2ガラスクロスのガラス糸のピッチと、前記第1ガラスクロスのガラス糸のピッチとの比であることを特徴とする請求項11に記載の回路基板。
[請求項13]
 前記第1絶縁層及び前記第1導体層下に設けられた第2絶縁層と、
 前記第2絶縁層下に設けられ、前記第1開口部及び前記第1導体層と対向する第2導体層と、
 前記第3絶縁層及び前記第3導体層上に設けられた第4絶縁層と、
 前記第4絶縁層上に設けられ、前記第3開口部及び前記第3導体層と対向する第4導体層と
 を更に含むことを特徴とする請求項9に記載の回路基板。
[請求項14]
 前記第1開口部の前記第2方向の幅と、前記信号線の前記第2方向の幅との和が、前記第1絶縁層の、前記第2方向の誘電率分布の1周期よりも大きく、
 前記第3開口部の前記第2方向の幅と、前記信号線の前記第2方向の幅との和が、前記第3絶縁層の、前記第2方向の誘電率分布の1周期よりも大きいことを特徴とする請求項9に記載の回路基板。
[請求項15]
 前記第3導体層は、前記信号線と対応する位置に第4開口部を有することを特徴とする請求項9に記載の回路基板。
[請求項16]
 回路基板と、
 前記回路基板上に実装された電子部品と
 を含み、
 前記回路基板は、
 第1絶縁層と、
 前記第1絶縁層上に設けられ、第1方向に延在された信号線と、
 前記第1絶縁層下に設けられた第1導体層と
 を含み、
 前記第1絶縁層は、前記第1方向と直交する第2方向に周期的な誘電率分布を有し、
 前記第1導体層は、前記信号線と対応する位置に第1開口部を有することを特徴とする電子装置。
[請求項17]
 前記回路基板は、
 前記第1絶縁層及び前記信号線上に設けられた第2絶縁層と、
 前記第2絶縁層上に設けられた第2導体層と
 を更に含み、
 前記第2絶縁層は、前記第2方向に周期的な誘電率分布を有し、
 前記第2導体層は、前記信号線と対応する位置に第2開口部を有することを特徴とする請求項16に記載の電子装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]

[ 図 16]

[ 図 17]

[ 図 18]

[ 図 19]

[ 図 20]