このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017079394) INTERCONNECT STRUCTURES AND METHODS FOR FABRICATING INTERCONNECT STRUCTURES
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2017/079394 国際出願番号: PCT/US2016/060263
国際公開日: 11.05.2017 国際出願日: 03.11.2016
IPC:
H01L 21/312 (2006.01) ,H01L 21/44 (2006.01) ,H01L 21/4763 (2006.01) ,H01L 23/482 (2006.01) ,H01L 23/538 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
312
有機物層,例.フォトレジスト
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
34
不純物,例.ドーピング材料,を含むまたは含まない21/06,21/16および21/18に分類されない半導体本体を有する装置
44
21/36~21/428に分類されない方法または装置を用いる半導体本体上への電極の製造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
34
不純物,例.ドーピング材料,を含むまたは含まない21/06,21/16および21/18に分類されない半導体本体を有する装置
46
21/36~21/428に分類されない方法または装置を用いる半導体本体の処理
461
表面の物理的性質または形状の変換,例.エッチング,ポリシング,切断
4763
絶縁層へ非絶縁層,例.導電層,抵抗層,の付着;これらの層の後処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
48
動作中の固体本体からまたは固体本体へ電流を導く装置,例.リードまたは端子装置
482
半導体本体に分離できないように適用された引込み層からなるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
538
絶縁基板の上または中に形成される複数の半導体チップ間の相互接続構造
出願人:
MASSACHUSETTS INSTITUTE OF TECHNOLOGY [US/US]; 77 Massachusetts Avenue Cambridge, Massachusetts 02139, US
発明者:
OLIVER, William, D.; US
KERMAN, Andrew, J.; US
DAS, Rabindra, N.; US
YOST, Donna-Ruth, W.; US
ROSENBERG, Danna; US
GOUKER, Mark, A.; US
代理人:
CROOKER, Albert, C.; US
THOMAS, William, R.; US
WHITE, James, M.; US
DALY, Christopher, S.; US
MILMAN, Seth, A.; US
LANGE, Kristoffer, W.; US
ROBINSON, Kermit; US
MOOSEY, Anthony, T.; US
DURKEE, Paul, D.; US
CROWLEY, Judith, C.; US
MOFFORD, Donald, F.; US
DOWNING, Marianne, M.; US
優先権情報:
62/251,24805.11.2015US
発明の名称: (EN) INTERCONNECT STRUCTURES AND METHODS FOR FABRICATING INTERCONNECT STRUCTURES
(FR) STRUCTURES D'INTERCONNEXION ET PROCÉDÉS DE FABRICATION DE STRUCTURES D'INTERCONNEXION
要約:
(EN) A method of fabricating an interconnect structure includes providing a semiconductor structure and performing a first spin resist and bake cycle. The first spin resist and bake cycle includes applying a first predetermined amount of a resist material over one or more portions of the semiconductor structure and baking the semiconductor structure to form a first resist layer portion of a resist layer. The method also includes performing a next spin resist and bake cycle. The next spin resist and bake cycle includes applying a next predetermined amount of the resist material and baking the semiconductor structure to form a next resist layer portion of the resist layer. The method additionally includes depositing a conductive material in an opening formed in the resist layer and forming a conductive structure from the conductive material. An interconnect structure is also provided.
(FR) L'invention concerne un procédé de fabrication d'une structure d'interconnexion qui consiste à prendre une structure semi-conductrice et à effectuer un premier cycle de dépôt centrifuge de réserve et de cuisson. Le premier cycle de dépôt centrifuge de réserve et de cuisson consiste à appliquer une première quantité prédéterminée d'une réserve sur une ou plusieurs parties de la structure semi-conductrice et à cuire la structure semi-conductrice pour former une première partie de couche de réserve d'une couche de réserve. Le procédé consiste également à effectuer un cycle suivant de dépôt centrifuge de réserve et de cuisson. Le cycle suivant de dépôt centrifuge de réserve et de cuisson consiste à appliquer une quantité prédéterminée suivante de réserve et à cuire la structure semi-conductrice pour former une partie de couche de réserve suivante de la couche de réserve. Le procédé consiste en outre à déposer un matériau conducteur dans une ouverture formée dans la couche de réserve et à former une structure conductrice à partir du matériau conducteur. Une structure d'interconnexion est également décrite.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 英語 (EN)
国際出願言語: 英語 (EN)