このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017043628) 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
国際事務局に記録されている最新の書誌情報    第三者情報を提供

国際公開番号: WO/2017/043628 国際出願番号: PCT/JP2016/076622
国際公開日: 16.03.2017 国際出願日: 09.09.2016
予備審査請求日: 27.02.2017
IPC:
H01L 21/20 (2006.01) ,C23C 16/18 (2006.01) ,C23C 16/34 (2006.01) ,C30B 29/38 (2006.01) ,H01L 21/205 (2006.01) ,H01L 21/324 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
C 化学;冶金
23
金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C
金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般
16
ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
06
金属質材料の析出に特徴のあるもの
18
金属有機質化合物からのもの
C 化学;冶金
23
金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般
C
金属質への被覆;金属材料による材料への被覆;表面への拡散,化学的変換または置換による,金属材料の表面処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般
16
ガス状化合物の分解による化学的被覆であって,表面材料の反応生成物を被覆層中に残さないもの,すなわち化学蒸着(CVD)法
22
金属質材料以外の無機質材料の析出に特徴のあるもの
30
化合物,混合物または固溶体の析出,例.ほう化物,炭化物,窒化物
34
窒化物
C 化学;冶金
30
結晶成長
B
単結晶成長;共晶物質の一方向固化または共析晶物質の一方向析出;物質のゾーンメルティングによる精製;特定構造を有する均質多結晶物質の製造;単結晶または特定構造を有する均質多結晶物質;単結晶または特定構造を有する均質多結晶物質の後処理;そのための装置
29
材料または形状によって特徴づけられた単結晶または特定構造を有する均質多結晶物質
10
無機化合物または組成物
38
窒化物
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
205
固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
324
半導体本体の性質を改変するための熱処理,例.アニーリング,シンタリング
出願人:
国立大学法人三重大学 MIE UNIVERSITY [JP/JP]; 三重県津市栗真町屋町1577 1577, Kurimamachiya-cho, Tsu-shi, Mie 5148507, JP
発明者:
三宅 秀人 MIYAKE, Hideto; JP
代理人:
新居 広守 NII, Hiromori; JP
優先権情報:
2015-18017311.09.2015JP
発明の名称: (EN) METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR SUBSTRATE, NITRIDE SEMICONDUCTOR SUBSTRATE, AND DEVICE FOR HEATING SAME
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT SEMI-CONDUCTEUR AU NITRURE, SUBSTRAT SEMI-CONDUCTEUR AU NITRURE, ET SON DISPOSITIF DE CHAUFFAGE
(JA) 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
要約:
(EN) A method for manufacturing a nitride semiconductor substrate (1), wherein said method comprises a preparation step (S10) for preparing a sapphire substrate (2) and a buffer layer formation step (S16) for forming an AlN buffer layer (3) on the sapphire substrate (2). The buffer layer formation step (S16) comprises: a group III nitride semiconductor formation step (S16a) for forming a precursor (3a) of the AlN buffer layer on the sapphire substrate (2); and an annealing step (S16b) for annealing the sapphire substrate (2) on which the precursor (3a) of the AlN buffer layer has been formed in an airtight state in which the main surface of the precursor (3a) of the AlN buffer layer is covered by a cover member (sapphire substrate (102), etc.) for inhibiting the component of the precursor (3a) of the AlN buffer layer from dissociating from the main surface of the formed precursor (3a) of the AlN buffer layer.
(FR) L'invention concerne un procédé de fabrication d'un substrat (1) semi-conducteur au nitrure, ledit procédé consistant en une étape de préparation (S10) pour la préparation d'un substrat de saphir (2) et en une étape de formation de couche tampon (S16) pour la formation d'une couche tampon (3) d'AlN sur le substrat de saphir (2). L'étape de formation de couche tampon (S16) consiste : en une étape de formation de semi-conducteur au nitrure du groupe III (S16a) pour la formation d'un précurseur (3a) de la couche tampon d'AlN sur le substrat de saphir (2); et en une étape de recuit (S16b) pour la recuisson du substrat de saphir (2) sur lequel a été formé le précurseur (3a) de la couche tampon d'AlN dans un état étanche à l'air dans lequel la surface principale du précurseur (3a) de la couche tampon d'AlN est recouverte d'un organe de couvercle (substrat de saphir (102), etc.) pour l'inhibition de la dissociation du composant du précurseur (3a) de la couche tampon d'AlN de la surface principale du précurseur (3a) formé de la couche tampon d'AlN.
(JA) 窒化物半導体基板(1)の製造方法であって、サファイア基板(2)を準備する準備工程(S10)と、サファイア基板(2)上にAlN緩衝層(3)を形成する緩衝層形成工程(S16)とを含み、緩衝層形成工程(S16)は、サファイア基板(2)上にAlN緩衝層の前駆体(3a)を形成するIII族窒化物半導体形成工程(S16a)と、形成されたAlN緩衝層の前駆体(3a)の主面からその成分が解離するのを抑制するためのカバー部材(サファイア基板(102)等)でAlN緩衝層の前駆体(3a)の主面を覆った気密状態で、AlN緩衝層の前駆体(3a)が形成されたサファイア基板(2)をアニールするアニール工程(S16b)とを含む。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)