国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017033939) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2017/033939 国際出願番号: PCT/JP2016/074540
国際公開日: 02.03.2017 国際出願日: 23.08.2016
IPC:
H01L 29/861 (2006.01) ,H01L 29/06 (2006.01) ,H01L 29/868 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
868
PINダイオード
出願人:
学校法人法政大学 HOSEI UNIVERSITY [JP/JP]; 東京都千代田区富士見二丁目17番1号 2-17-1 Fujimi, Chiyoda-ku, Tokyo 1028160, JP
株式会社サイオクス SCIOCS COMPANY LIMITED [JP/JP]; 茨城県日立市砂沢町880番地 880, Isagozawa-cho, Hitachi-shi, Ibaraki 3191418, JP
住友化学株式会社 SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 東京都中央区新川二丁目27番1号 27-1, Shinkawa 2-chome, Chuo-ku, Tokyo 1048260, JP
発明者:
中村 徹 NAKAMURA Tohru; JP
三島 友義 MISHIMA Tomoyoshi; JP
太田 博 OHTA Hiroshi; JP
山本 康博 YAMAMOTO Yasuhiro; JP
堀切 文正 HORIKIRI Fumimasa; JP
代理人:
福岡 昌浩 FUKUOKA Masahiro; JP
優先権情報:
2015-16719626.08.2015JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約:
(EN) This semiconductor device is provided with: a semiconductor member that includes a mesa structure in which a first and second semiconductor layer are layered and which has a pn junction; an insulating film that is disposed upon the side surfaces of the mesa and the top surface of the outer sides of the mesa; a first electrode that is connected to the second semiconductor layer on the top surface of the mesa and extends across the mesa side surfaces and the mesa outer side top surfaces upon the insulating film; and a second electrode that is connected to the first semiconductor layer on the bottom surface of the first semiconductor layer. The insulating film is formed by including a first and second insulating layer. The first insulating layer covers the corners connecting the mesa side surfaces and the mesa outer side top surfaces, and the second insulating layer covers the pn junction interfaces on the mesa side surfaces or covers directly below the electrode edges of the first electrode while composing the entire thickness of the insulating film directly below the electrode edges. The relative permittivity of the second insulating layer is equal to or higher than the relative permittivity of the semiconductor member. The relative permittivity of the first insulating layer is lower than the relative permittivity of the second insulating layer.
(FR) Le dispositif à semi-conducteurs de l’invention possède : un élément semi-conducteur sur lequel sont stratifiées une première ainsi qu’une seconde couche semi-conductrice, et qui contient une structure mesa possédant une liaison pn ; un film isolant disposé sur une face côté mesa et sur une face supérieure non côté mesa ; une première électrode qui est connectée à la seconde couche semi-conductrice sur une face supérieure mesa, et qui se prolonge sur le film isolant, sur la face côté mesa et sur la face supérieure non côté mesa ; et une seconde électrode connectée à la première couche semi-conductrice au niveau d’une face inférieure de celle-ci. Le film isolant est configuré de manière à inclure une première et une seconde couche isolante. La première couche isolante revêt une partie angle de connexion de la face côté mesa et de la face supérieure non côté mesa. La seconde couche isolante revêt une interface de liaison pn de la face côté mesa, ou configure toute l’épaisseur du film isolant directement sous une extrémité de la première électrode et revêt directement le dessous de l’extrémité de de cette électrode. La permittivité relative de la seconde couche isolante est supérieure ou égale à celle de l’élément semi-conducteur, et la permittivité relative de la première couche isolante est inférieure à celle de la seconde couche isolante.
(JA) 半導体装置は、第1、第2半導体層が積層されpn接合を有するメサ構造を含む半導体部材と、メサ側面上およびメサ外側上面上に配置された絶縁膜と、メサ上面で第2半導体層と接続され絶縁膜上でメサ側面上およびメサ外側上面上に延在する第1電極と、第1半導体層の下面で第1半導体層と接続された第2電極と、を有し、絶縁膜は、第1および第2絶縁層を含んで構成され、第1絶縁層は、メサ側面とメサ外側の上面とが接続する角部を覆い、第2絶縁層は、メサ側面のpn接合界面を覆うか、または、第1電極の電極端直下で絶縁膜の全厚さを構成して電極端直下を覆い、第2絶縁層の比誘電率は、半導体部材の比誘電率以上であり、第1絶縁層の比誘電率は、第2絶縁層の比誘電率よりも小さい。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20180261667