WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2017033938) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2017/033938    国際出願番号:    PCT/JP2016/074539
国際公開日: 02.03.2017 国際出願日: 23.08.2016
IPC:
H01L 29/861 (2006.01), H01L 21/28 (2006.01), H01L 21/283 (2006.01), H01L 21/329 (2006.01), H01L 29/06 (2006.01), H01L 29/41 (2006.01), H01L 29/868 (2006.01)
出願人: HOSEI UNIVERSITY [JP/JP]; 2-17-1 Fujimi, Chiyoda-ku, Tokyo 1028160 (JP).
SCIOCS COMPANY LIMITED [JP/JP]; 880, Isagozawa-cho, Hitachi-shi, Ibaraki 3191418 (JP).
SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 27-1, Shinkawa 2-chome, Chuo-ku, Tokyo 1048260 (JP)
発明者: NAKAMURA Tohru; (JP).
MISHIMA Tomoyoshi; (JP).
OHTA Hiroshi; (JP).
YAMAMOTO Yasuhiro; (JP).
HORIKIRI Fumimasa; (JP)
代理人: FUKUOKA Masahiro; (JP)
優先権情報:
2015-167195 26.08.2015 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約: front page image
(EN)This semiconductor device is provided with: a semiconductor member that includes a mesa structure in which a first and second semiconductor layer are layered and which has a pn junction; an insulating film that is disposed upon the side surfaces of the mesa and the top surface of the outer sides of the mesa; a first electrode that is connected to the second semiconductor layer on the top surface of the mesa and extends across the mesa side surfaces and the mesa outer side top surfaces upon the insulating film; and a second electrode that is connected to the first semiconductor layer on the bottom surface of the first semiconductor layer. The capacity of the insulating film is such that when a reverse bias is applied across the first and second electrodes, a first voltage applied to the insulating film across a connection corner (first position) between a side surface of the insulating film upon a mesa side surface and a top surface of the insulating film upon a mesa outer side top surface and a connection corner (second position) between the mesa side surface and the mesa outer side top surface is no higher than a second voltage applied to the first semiconductor layer across the pn junction interface (third position) below the contact region between the first electrode and the second semiconductor layer and a site (fourth position) directly below the third position at the height of the second position.
(FR)Le dispositif à semi-conducteurs de l’invention possède : un élément semi-conducteur sur lequel sont stratifiées une première ainsi qu’une seconde couche semi-conductrice, et qui contient une structure mesa possédant une liaison pn ; un film isolant disposé sur une face côté mesa et sur une face supérieure non côté mesa ; une première électrode qui est connectée à la seconde couche semi-conductrice sur une face supérieure mesa, et qui se prolonge sur le film isolant, sur la face côté mesa et sur la face supérieure non côté mesa ; et une seconde électrode connectée à la première couche semi-conductrice au niveau d’une face inférieure de celle-ci. Ce dispositif à semi-conducteurs possède une capacité de film isolant telle que lors d’une polarisation inverse entre la première et la seconde électrode, une première tension qui est appliquée sur le film isolant entre une partie angle de connexion (première position) entre une face côté film isolant sur la face côté mesa et une face supérieure de film isolant sur la face supérieure côté non côté mesa, et une partie angle de connexion (seconde position) de la face côté mesa et de la face supérieure côté non côté mesa, est inférieure ou égale à une seconde tension qui est appliquée sur la seconde couche semi-conductrice entre une interface de liaison pn (troisième position) sous la région de contact de la première électrode et de la seconde couche semi-conductrice, et juste au-dessous de la troisième position et à la hauteur de la seconde position (quatrième position).
(JA)半導体装置は、第1、第2半導体層が積層されpn接合を有するメサ構造を含む半導体部材と、メサ側面上およびメサ外側上面上に配置された絶縁膜と、メサ上面で第2半導体層と接続され絶縁膜上でメサ側面上およびメサ外側上面上に延在する第1電極と、第1半導体層の下面で第1半導体層と接続された第2電極とを有し、第1、第2電極間への逆バイアス印加時、メサ側面上の絶縁膜側面とメサ外側上面上の絶縁膜上面との接続角部(第1位置)と、メサ側面とメサ外側上面との接続角部(第2位置)との間の絶縁膜に掛かる第1電圧が、第1電極と第2半導体層との接触領域下方のpn接合界面(第3位置)と、第2位置の高さで第3位置の直下(第4位置)との間の第1半導体層に掛かる第2電圧以下となるような絶縁膜の容量を有する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)