処理中

しばらくお待ちください...

設定

設定

1. WO2017029822 - 半導体装置

公開番号 WO/2017/029822
公開日 23.02.2017
国際出願番号 PCT/JP2016/056394
国際出願日 02.03.2016
IPC
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
02
容器,封止
04
形状に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
338
ショットキーゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
02
容器,封止
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
02
容器,封止
10
部品間,例.容器の蓋と基台との間または容器のリードと壁との間,の封止の材料または配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
14
材料またはその電気特性に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
095
構成部品がショットキー障壁ゲート電界効果トランジスタであるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
80
PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812
ショットキーゲートを有するもの
H01L 23/04 (2006.01)
H01L 21/338 (2006.01)
H01L 23/02 (2006.01)
H01L 23/10 (2006.01)
H01L 23/12 (2006.01)
H01L 23/14 (2006.01)
CPC
H01L 21/4817
H01L 21/76898
H01L 2223/5442
H01L 2223/54426
H01L 2224/13139
H01L 2224/13144
出願人
  • 三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3,Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
発明者
  • 西澤 弘一郎 NISHIZAWA, Koichiro; JP
  • 日坂 隆行 HISAKA, Takayuki; JP
代理人
  • 高田 守 TAKADA, Mamoru; JP
優先権情報
2015-16109318.08.2015JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
The present invention maintains airtightness of a hollow section, and improves yield and durability. A semiconductor device 1 is provided with a device substrate 2, a semiconductor circuit 3, a sealing frame 7, a cap substrate 8, via sections 10, electrodes 11, 12, 13, bump sections 14, and the like. A hollow section 9 is provided between the device substrate 2 and the cap substrate 8, said hollow section having the semiconductor circuit 3 stored therein in an airtight state. The bump sections 14 connect all the via sections 10 and the cap substrate 8 to each other. Consequently, the via sections 10 can be reinforced using bump sections 14A.
(FR)
La présente invention maintient l'étanchéité à l'air d'une section creuse, et améliore le rendement ainsi que la durabilité. Un dispositif à semi-conducteur 1 est muni d'un substrat de dispositif 2, d'un circuit à semi-conducteur 3, d'un cadre d'étanchéité 7, d'un substrat de recouvrement 8, de sections de trou d'interconnexion 10, d'électrodes 11, 12, 13, de sections de bosse 14, et analogues. Une section creuse 9 est disposée entre le substrat de dispositif 2 et le substrat de recouvrement 8, le circuit à semi-conducteur 3 étant stocké à l'intérieur de ladite section creuse dans un état étanche à l'air. Les sections de bosse 14 connectent toutes les sections de trou d'interconnexion 10 et le substrat de recouvrement 8 les uns aux autres. Par conséquent, les sections de trou d'interconnexion 10 peuvent être renforcées au moyen de sections de bosse 14A.
(JA)
 中空部の気密性を保持し、歩留まり及び耐久性を向上させる。半導体装置1は、デバイス基板2、半導体回路3、封止枠7、キャップ基板8、ビア部10、電極11,12,13、バンプ部14等を備える。デバイス基板2とキャップ基板8との間には、半導体回路3が気密状態で収容される中空部9を設ける。バンプ部14は、全てのビア部10と、キャップ基板8とを連結する。これにより、バンプ部14Aを用いてビア部10を補強することができる。
国際事務局に記録されている最新の書誌情報