このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017013808) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2017/013808 国際出願番号: PCT/JP2015/071043
国際公開日: 26.01.2017 国際出願日: 23.07.2015
IPC:
H01L 21/52 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
52
容器中への半導体本体のマウント
出願人:
ルネサスエレクトロニクス株式会社 RENESAS ELECTRONICS CORPORATION [JP/JP]; 東京都江東区豊洲三丁目2番24号 2-24, Toyosu 3-chome, Koutou-ku, Tokyo 1350061, JP
発明者:
長谷川 和功 HASEGAWA, Kazunori; JP
岡 浩偉 OKA, Hiroi; JP
代理人:
特許業務法人筒井国際特許事務所 TSUTSUI & ASSOCIATES; 東京都新宿区新宿2丁目3番10号 新宿御苑ビル3階 3F, Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 半導体装置およびその製造方法
要約:
(EN) In order to improve the reliability of a semiconductor device, the present invention embodies a basic concept in which a semiconductor chip (CHP1) mounted on an Ag layer (AGL) is fixed by means of a temporary fixing material (TA) with tacking properties in such a way as to minimize the formation of the temporary fixing material (TA) on the surface of the Ag layer (AGL), which is in a porous state. Specifically, the temporary fixing material (TA) is supplied in such a way that a portion thereof is in contact with a chip mount portion (TAB), while the semiconductor chip (CHP1) is mounted on the Ag layer (AGL) in such a way that a part of the back surface of the semiconductor chip (CHP1) is in contact with the temporary fixing material (TA).
(FR) Afin d’améliorer la fiabilité d’un dispositif à semi-conducteurs, la présente invention met en œuvre un concept de base dans lequel une puce à semi-conducteurs (CHP1) montée sur une couche d’Ag (AGL) est fixée au moyen d’un matériau de fixation temporaire (TA) avec des propriétés d’adhésion rapide, de manière à réduire au minimum la formation du matériau de fixation temporaire (TA) sur la surface de la couche d’Ag (AGL), qui est dans un état poreux. Plus précisément, le matériau de fixation temporaire (TA) est fourni de telle manière qu’une partie de celui-ci soit en contact avec une partie de montage de puce (TAB), tandis que la puce à semi-conducteurs (CHP1) est montée sur la couche d’Ag (AGL) de telle manière qu’une partie de la surface arrière de la puce à semi-conducteurs (CHP1) soit en contact avec le matériau de fixation temporaire (TA).
(JA) 半導体装置の信頼性を向上する。このため、なるべく多孔質状態となっているAg層(AGL)の表面上に仮止材(TA)を形成しないようにしながら、タック性を有する仮止材(TA)を使用して、Ag層(AGL)上に搭載された半導体チップ(CHP1)を固定するという基本思想を具現化する。具体的には、チップ搭載部(TAB)と接触する部分を有するように仮止材(TA)を供給し、かつ、半導体チップ(CHP1)の裏面の一部が仮止材(TA)と接触するように半導体チップ(CHP1)をAg層(AGL)上に搭載する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)