このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017006916) 半導体装置及び半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2017/006916 国際出願番号: PCT/JP2016/069806
国際公開日: 12.01.2017 国際出願日: 04.07.2016
IPC:
H01L 23/36 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/14 (2006.01) ,H01L 23/40 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
34
冷却,加熱,換気または温度補償用装置
36
冷却または加熱を容易にするための材料の選択または成形,例.ヒート・シンク
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
14
材料またはその電気特性に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
34
冷却,加熱,換気または温度補償用装置
40
分離できる冷却または加熱装置のための取り付けまたは固着手段
出願人:
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33 Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
発明者:
道越 久人 MICHIKOSHI Hisato; JP
野津 浩史 NOTSU Hiroshi; JP
代理人:
伊東 忠重 ITOH Tadashige; 東京都千代田区丸の内二丁目1番1号 丸の内 MY PLAZA (明治安田生命ビル) 16階 16th Floor, Marunouchi MY PLAZA (Meiji Yasuda Seimei Building), 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005, JP
伊東 忠彦 ITOH Tadahiko; 東京都千代田区丸の内二丁目1番1号 丸の内 MY PLAZA(明治安田生命ビル)16階 16th Floor, Marunouchi MY PLAZA (Meiji Yasuda Seimei Building), 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005, JP
優先権情報:
2015-13656108.07.2015JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置及び半導体装置の製造方法
要約:
(EN) The present invention resolves deterioration of electrical performance due to reduction of heat radiation properties, and is manufactured at a low cost. A base plate 11 in which the absolute value of the difference between the linear expansion coefficient of the base plate 11 and the linear expansion coefficient of a semiconductor chip 13 is 2-10 ppm/K is used as a base plate having a difference of 7 ppm/K or less. A binding layer 12 is formed having a thickness b that is no more than 50 µm less than the thickness c of the semiconductor chip 13. Because the thickness b of the binding layer 12 is less than the thickness c of the semiconductor chip 13, the effect of heat expansion of the binding layer 12 itself when heat is generated by the semiconductor chip 13 is relatively small, and is determined by the expansion and contraction of the base plate 11. The linear expansion coefficient of the base plate 11 is set to a value near that of the semiconductor chip 13, whereby the displacement between the base plate 11 and the semiconductor chip 13 during temperature fluctuation is relatively small.
(FR) La présente invention résout la détérioration de la performance électrique due à la réduction des propriétés de rayonnement de chaleur, et est fabriquée à un faible coût. Une plaque de base 11 dans laquelle la valeur absolue de la différence entre le coefficient de dilatation linéique de la plaque de base 11 et le coefficient de dilatation linéique d'une puce de semi-conducteur 13 est de 2 à 10 ppm/K est utilisée en tant que plaque de base ayant une différence inférieure ou égale à 7 ppm/K. Une couche de liaison 12 est formée de manière à avoir une épaisseur b qui n'a pas plus de 50 µm en moins que l'épaisseur c de la puce de semi-conducteur 13. Étant donné que l'épaisseur b de la couche de liaison 12 est inférieure à l'épaisseur c de la puce de semi-conducteur 13, l'effet de la dilatation thermique de la couche de liaison 12 elle-même lorsque de la chaleur est générée par la puce de semi-conducteur 13 est relativement petit, et est déterminé par la dilatation et la contraction de la plaque de base 11. Le coefficient de dilatation linéique de la plaque de base 11 est réglé sur une valeur proche de celle de la puce de semi-conducteur 13, grâce à quoi le déplacement entre la plaque de base 11 et la puce de semi-conducteur 13 lors d'une fluctuation de température est relativement faible.
(JA) 放熱性の低下による電気的性能の悪化を解決するとともに安価に製造する。 ベース板11は、その線膨張係数が半導体チップ13の線膨張係数との差の絶対値が7ppm/K以下のものとして2~10ppm/Kのものが使用される。接合層12は、その厚さbが半導体チップ13の厚さcと比較して薄い50μm以下に形成されている。接合層12の厚さbが半導体チップ13の厚さcに比し薄く形成されているため、半導体チップ13が発熱した場合の接合層12自体の熱膨張の影響が相対的に小さくなり、ベース板11の膨張、収縮に引っ張られる。ベース板11の線膨張係数が半導体チップ13のそれに近い値に設定されているため、温度変化時ベース板11と半導体チップ13との間での変位量が相対的に小さくなる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)