**(EN)** The present invention resolves deterioration of electrical performance due to reduction of heat radiation properties, and is manufactured at a low cost. A base plate 11 in which the absolute value of the difference between the linear expansion coefficient of the base plate 11 and the linear expansion coefficient of a semiconductor chip 13 is 2-10 ppm/K is used as a base plate having a difference of 7 ppm/K or less. A binding layer 12 is formed having a thickness b that is no more than 50 µm less than the thickness c of the semiconductor chip 13. Because the thickness b of the binding layer 12 is less than the thickness c of the semiconductor chip 13, the effect of heat expansion of the binding layer 12 itself when heat is generated by the semiconductor chip 13 is relatively small, and is determined by the expansion and contraction of the base plate 11. The linear expansion coefficient of the base plate 11 is set to a value near that of the semiconductor chip 13, whereby the displacement between the base plate 11 and the semiconductor chip 13 during temperature fluctuation is relatively small.

**(FR)** La présente invention résout la détérioration de la performance électrique due à la réduction des propriétés de rayonnement de chaleur, et est fabriquée à un faible coût. Une plaque de base 11 dans laquelle la valeur absolue de la différence entre le coefficient de dilatation linéique de la plaque de base 11 et le coefficient de dilatation linéique d'une puce de semi-conducteur 13 est de 2 à 10 ppm/K est utilisée en tant que plaque de base ayant une différence inférieure ou égale à 7 ppm/K. Une couche de liaison 12 est formée de manière à avoir une épaisseur b qui n'a pas plus de 50 µm en moins que l'épaisseur c de la puce de semi-conducteur 13. Étant donné que l'épaisseur b de la couche de liaison 12 est inférieure à l'épaisseur c de la puce de semi-conducteur 13, l'effet de la dilatation thermique de la couche de liaison 12 elle-même lorsque de la chaleur est générée par la puce de semi-conducteur 13 est relativement petit, et est déterminé par la dilatation et la contraction de la plaque de base 11. Le coefficient de dilatation linéique de la plaque de base 11 est réglé sur une valeur proche de celle de la puce de semi-conducteur 13, grâce à quoi le déplacement entre la plaque de base 11 et la puce de semi-conducteur 13 lors d'une fluctuation de température est relativement faible.

**(JA)** 放熱性の低下による電気的性能の悪化を解決するとともに安価に製造する。 ベース板１１は、その線膨張係数が半導体チップ１３の線膨張係数との差の絶対値が７ppm/K以下のものとして２～１０ppm/Kのものが使用される。接合層１２は、その厚さｂが半導体チップ１３の厚さｃと比較して薄い５０μｍ以下に形成されている。接合層１２の厚さｂが半導体チップ１３の厚さｃに比し薄く形成されているため、半導体チップ１３が発熱した場合の接合層１２自体の熱膨張の影響が相対的に小さくなり、ベース板１１の膨張、収縮に引っ張られる。ベース板１１の線膨張係数が半導体チップ１３のそれに近い値に設定されているため、温度変化時ベース板１１と半導体チップ１３との間での変位量が相対的に小さくなる。