このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2017002619) 半導体装置及びその製造方法
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2017/002619 国際出願番号: PCT/JP2016/067773
国際公開日: 05.01.2017 国際出願日: 15.06.2016
IPC:
H01L 29/861 (2006.01) ,H01L 21/322 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/739 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/868 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
322
半導体本体の内部性質の改変,例.内部不完全性の形成
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
70
バイポーラ装置
72
トランジスタ型装置,すなわち,供給される制御信号に連続的に応答できるもの
739
電界効果により制御されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
861
ダイオード
868
PINダイオード
出願人:
富士電機株式会社 FUJI ELECTRIC CO.,LTD. [JP/JP]; 神奈川県川崎市川崎区田辺新田1番1号 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
発明者:
阿形 泰典 AGATA Yasunori; JP
高橋 英紀 TAKAHASHI Hidenori; JP
御田村 直樹 MITAMURA Naoki; JP
島村 亜希 SHIMAMURA Aki; JP
尾崎 大輔 OZAKI Daisuke; JP
代理人:
鈴木 壯兵衞 SUZUKI Sohbe; JP
優先権情報:
2015-13122730.06.2015JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
要約:
(EN) Provided is a semiconductor device in which, even when the carbon or oxygen included in a matrix wafer as a starting material have different impurity densities, the component ratios of various complex defects having levels that differ between process wafers after electron beam irradiation can be equalized, thereby facilitating adjustment of variations in device characteristics. For example, the semiconductor device is provided with: a drift region (11) of a first conductive type including a crystal defect caused by irradiation with an electron beam or the like; a first main-electrode region (13) of the first conductive type which is disposed in a part of the drift region (11), and which has a higher impurity density than the drift region (11); and a second main-electrode region (12) of a second conductive type disposed in another part of the drift region (11) spaced apart from the first main-electrode region (13), wherein the crystal defect includes a first complex defect comprising holes and oxygen, and a second complex defect comprising carbon and oxygen, wherein a defect density of the crystal defect is set such that the signal peak strength of the level of the first complex defect determined by deep level transient spectroscopic measurement is five times or more of the signal peak strength of the level of the second complex defect.
(FR) L'invention concerne un dispositif à semi-conducteurs dans lequel, même quand le carbone ou l'oxygène compris dans une tranche de matrice à titre de matières premières présentent différentes densités d'impuretés, les proportions de composition de divers défauts complexes ayant des niveaux qui diffèrent entre des plaquettes traitées après exposition à un faisceau d'électrons peuvent être égalisées, ce qui facilite le réglage de variations de caractéristiques de dispositif. Par exemple, le dispositif à semi-conducteurs est pourvu : d'une zone de migration (11) d'un premier type de conductivité comprenant un défaut cristallin causé par exposition à un faisceau d'électrons ou analogue; d'une zone de première électrode principale (13) du premier type de conductivité qui est disposée dans une partie de la zone de migration (11), et qui présente une densité d'impuretés supérieure à celle de la zone de migration (11); et d'une zone de seconde électrode principale (12) d'un second type de conductivité, disposée dans une autre partie de la zone de migration (11) espacée de la zone de première électrode principale (13), le défaut cristallin comprenant un premier défaut complexe comprenant des trous et de l'oxygène et un second défaut complexe comprenant du carbone et de l'oxygène, une densité de défauts du défaut cristallin étant établie de manière que l'intensité de signal maximale du niveau du premier défaut complexe, déterminée par mesure spectroscopique des transitoires de niveaux profonds, soit au moins cinq fois supérieure à l'intensité de signal maximale du niveau du second défaut complexe.
(JA) 出発材料となる母材ウェハに含まれる炭素や酸素の不純物密度が異なる場合でも、電子線照射後の処理ウェハ間における準位の異なる各種複合欠陥の構成比率を同等にでき、デバイス特性のバラツキの調整が容易となる半導体装置を提供する。例えば電子線等の照射によって発生した結晶欠陥を有する第1導電型のドリフト領域(11)と、ドリフト領域(11)の一部に配置され、ドリフト領域(11)よりも高不純物密度の第1導電型の第1主電極領域(13)と、ドリフト領域(11)の他の一部に第1主電極領域13と離間して配置された第2導電型の第2主電極領域(12)とを備え、結晶欠陥が、空孔と酸素からなる第1の複合欠陥と、炭素と酸素からなる第2の複合欠陥とを含み、深準位過渡分光法の測定において同定される第1の複合欠陥の準位の信号ピーク強度が、第2の複合欠陥の準位の信号ピーク強度の5倍以上となるように結晶欠陥の欠陥密度が設定されている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)