WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2017002437) 処理装置および処理システム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2017/002437    国際出願番号:    PCT/JP2016/062939
国際公開日: 05.01.2017 国際出願日: 25.04.2016
IPC:
H03L 7/095 (2006.01)
出願人: OLYMPUS CORPORATION [JP/JP]; 2951 Ishikawa-machi, Hachioji-shi, Tokyo 1928507 (JP)
発明者: OGIHARA Tomoharu; (JP)
代理人: ITOH Susumu; (JP)
優先権情報:
2015-131912 30.06.2015 JP
発明の名称: (EN) PROCESSING DEVICE AND PROCESSING SYSTEM
(FR) DISPOSITIF ET SYSTÈME DE TRAITEMENT
(JA) 処理装置および処理システム
要約: front page image
(EN)An FPGA portion 21 connected to an oscillator 31 which outputs a first clock is provided with: a PLL circuit 22 which outputs a second clock having a frequency that is a certain proportion of the frequency of the first clock, and which outputs a lock signal (detection signal); an input/output monitoring portion 23 which outputs an abnormality signal if the clock frequencies of the second clock and first clock signals are in an abnormal state; and an initializing portion which outputs a reset signal if the lock signal indicates an abnormal state or if the abnormality signal is output from the input/output monitoring portion 23.
(FR)Une partie de FPGA (21) connectée à un oscillateur (31) qui génère en sortie un premier signal d'horloge comprend: un circuit PLL (22) qui génère en sortie un second signal d'horloge ayant une fréquence qui est une certaine proportion de la fréquence de la première horloge, et qui génère en sortie un signal de verrouillage (signal de détection) ; une portion de surveillance d'entrée/sortie (23) qui génère en sortie un signal d'anomalie si les fréquences d'horloge de la seconde horloge et des premiers signaux d'horloge sont dans un état anormal; et une partie d'initialisation qui génère en sortie un signal de remise à zéro si le signal de verrouillage indique un état anormal ou si le signal d'anomalie est généré en sortie par la portion de surveillance d'entrée/sortie (23).
(JA)第1クロックを出力する発振器31に接続されたFPGA部21は、第1クロックの周波数に対し所定比の周波数を有する第2クロックを出力すると共にロック信号(検出信号)出力するPLL回路22と、第2クロックと第1クロック信号のクロック周波数が異常な状態の際に異常信号を出力する入出力監視部23と、前記ロック信号が異常状態を示す場合または入出力監視部23から前記異常信号が出力された際にリセット信号を出力する初期化部と、を具備する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)