(EN) In order to reduce wiring resistance in an active matrix substrate, the present invention comprises: a substrate 31; a plurality of gate wires Gj arranged on the substrate 31 and extending in a first direction; a plurality of source wires Si arranged on the substrate 31 and extending in a second direction different from the first direction; a transistor 2 arranged corresponding to each intersection between the gate wires and the source wires Si and connected to the gate wires Gj and the source wires Si; an insulating layer; and expansion conductive films (51, 52, 61). At least either the gate wires Gj or the source wires Si are connected to the expansion conductive films, via a contact hole provided in the insulation layer, and form a laminated structure.
(FR) La présente invention vise à réduire la résistance de câblage dans un substrat à matrice active et comprend à cet effet : un substrat (31) ; une pluralité de fils de gâchette (Gj) disposés sur le substrat (31) et s'étendant dans une première direction ; une pluralité de fils de source (Si) disposés sur le substrat (31) et s'étendant dans une deuxième direction différente de la première direction ; un transistor (2) disposé de manière à correspondre à chaque intersection entre les fils de gâchette et les fils de source (Si) et relié aux fils de gâchette (Gj) et aux fils de source (Si) ; une couche isolante ; et des films conducteurs d'expansion (51, 52, 61). Au moins les fils de gâchette (Gj) ou les fils de source (Si) sont connectés aux films conducteurs d'expansion par l'intermédiaire d'un trou de contact réalisé dans la couche d'isolation, et forment une structure stratifiée.
(JA) アクティブマトリクス基板の配線の抵抗を小さくする。基板31と、基板31に配置され、第1方向に延びる複数のゲート線Gjと、基板31に配置され、第1方向とは異なる第2方向に延びる複数のソース線Siと、ゲート線とソース線Siとの各交点に対応して配置され、ゲート線Gj及びソース線Siと接続されているトランジスタ2と、絶縁層と、拡張導電膜51,52,61と、を備える。ゲート線Gj及びソース線Siの少なくとも一方は、絶縁層に設けられたコンタクトホールを介して拡張導電膜と接続されて積層構造となっている。