WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016174902) 中継デバイス及び医療機器
国際事務局に記録されている最新の書誌情報    第三者情報を提供

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/174902    国際出願番号:    PCT/JP2016/055115
国際公開日: 03.11.2016 国際出願日: 22.02.2016
IPC:
A61B 1/04 (2006.01), A61B 1/00 (2006.01), G02B 23/24 (2006.01)
出願人: SONY OLYMPUS MEDICAL SOLUTIONS INC. [JP/JP]; 4-7-1, Koyasu-machi, Hachioji-shi, Tokyo 1920904 (JP)
発明者: MIZUKAMI, Aki; (JP).
KOIZUMI, Yoshihiro; (JP).
KIMURA, Masashige; (JP)
代理人: SAKAI INTERNATIONAL PATENT OFFICE; Toranomon Mitsui Building, 8-1, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1000013 (JP)
優先権情報:
2015-093676 30.04.2015 JP
発明の名称: (EN) RELAY DEVICE AND MEDICAL DEVICE
(FR) DISPOSITIF DE RELAIS ET DISPOSITIF MÉDICAL
(JA) 中継デバイス及び医療機器
要約: front page image
(EN)Provided is a relay device in which an interface module 61 relays control signal communication between a main CPU 621, a light source control CPU 651, and a camera head CPU 242. The interface module 61 is provided with: an FPGA 610 comprising CPU interfaces 611 to 613 that correspond to each of the communication methods of each of CPUs 621, 651, 242; and first and second storage units 615 (617), 616 (618). The FPGA 610 relays a control signal between the main CPU 621, the light source control CPU 651, and the camera head CPU 242 at first to third communication timings while temporarily storing said control signal in the first and second storage units 615 (617), 616 (618). In addition, the first communication timing and the second and third communication timings are set to timings that are shifted from each other.
(FR)La présente invention concerne un dispositif de relais dans lequel un module d'interface 61 relaie une communication de signal de commande entre une unité centrale (CPU) principale 621, une CPU de commande de source de lumière 651, et une CPU de tête de caméra 242. Le module d'interface 61 est pourvu de : un FPGA 610 comprenant des interfaces de CPU 611 à 613 qui correspondent à chacun des procédés de communication de chacune des CPU 621, 651, 242 ; et des première et deuxième unités de stockage 615 (617), 616 (618). Le FPGA 610 relaie un signal de commande entre la CPU principale 621, la CPU de commande de source de lumière 651, et la CPU de tête de caméra 242 aux premier à troisième temps de communication tout en stockant temporairement ledit signal de commande dans les première et seconde unités de stockage 615 (617), 616 (618). De plus, le premier temps de communication et les deuxième et troisième temps de communication sont définis à des temps qui sont décalés les uns par rapport aux autres.
(JA)インターフェースモジュール61は、メインCPU621と光源制御CPU651及びカメラヘッドCPU242との間での制御信号の通信を中継する。このインターフェースモジュール61は、各CPU621,651,242の通信方式にそれぞれ対応したCPUI/F611~613を有するFPGA610と、第1,第2記憶部615(617),616(618)とを備える。FPGA610は、第1~第3通信タイミングで、メインCPU621と光源制御CPU651及びカメラヘッドCPU242との間での制御信号を、第1,第2記憶部615(617),616(618)に一時的に記憶しながら中継する。また、第1通信タイミングと第2,第3通信タイミングとは、互いにずれたタイミングに設定されている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)