WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016163242) 固体撮像素子および電子機器
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/163242    国際出願番号:    PCT/JP2016/059323
国際公開日: 13.10.2016 国際出願日: 24.03.2016
IPC:
H01L 27/146 (2006.01), H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 23/522 (2006.01), H01L 27/14 (2006.01), H04N 5/369 (2011.01)
出願人: SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014 (JP)
発明者: SEKO Hiroaki; (JP)
代理人: NISHIKAWA Takashi; (JP)
優先権情報:
2015-078600 07.04.2015 JP
発明の名称: (EN) SOLID-STATE IMAGE CAPTURE ELEMENT AND ELECTRONIC DEVICE
(FR) ÉLÉMENT DE CAPTURE D'IMAGES À SEMICONDUCTEUR ET DISPOSITIF ÉLECTRONIQUE
(JA) 固体撮像素子および電子機器
要約: front page image
(EN)The present disclosure relates to a solid-state image capture element and an electronic device with which asymmetry in the amount of received light depending on the incident angle of light incident on a pixel can be eliminated. The solid-state image capture element is provided with: a pixel having light reception portions for receiving light from a rear side of a semiconductor substrate; and a wiring layer layered on a surface of the semiconductor substrate. The pixel has symmetric wiring formed in a symmetric shape with respect to the center of the pixel in plan view, wherein the symmetric wiring is disposed in a layer, among a plurality of layers formed in the wiring layer, which is the closest to the light reception portion. The present technology may be applied to a rear-side irradiated type solid-state image capture element, for example.
(FR)La présente invention concerne un élément de capture d'image à semiconducteur et un dispositif électronique qui permet d'éliminer l'asymétrie dans la quantité de lumière reçue en fonction de l'angle d'incidence de la lumière incidente sur un pixel. L'élément de capture d'image à semiconducteur comprend : un pixel ayant des portions de réception de lumière servant à recevoir de la lumière provenant d'un côté arrière d'un substrat en semiconducteur; et une couche de câblage stratifiée sur une surface du substrat en semiconducteur. Le pixel présente un câblage symétrique formé de manière symétrique par rapport au centre du pixel vu en plan. Le câblage symétrique est disposé dans une couche, parmi une pluralité de couches formées dans la couche de câblage, qui est la plus proche de la portion de réception de lumière. La présente technologie peut être appliquée, par exemple, à un élément de capture d'image à semiconducteur du type éclairé par l'arrière.
(JA) 本開示は、画素に入射する光の入射角に応じた受光量の非対称性を解消することができるようにする固体撮像素子および電子機器に関する。 固体撮像素子は、半導体基板の裏面側から入射する光を受光する受光部を有する画素と、半導体基板の表面に積層される配線層とを備える。そして、画素は、平面視したときに、画素の中心に対して対称的な形状に形成される対称配線を有し、その対称配線は、配線層に形成される複数層の配線のうち、受光部の最も近くの層に配置される。本技術は、例えば、裏面照射型の固体撮像素子に適用できる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)