WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016163142) 駆動回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/163142    国際出願番号:    PCT/JP2016/053238
国際公開日: 13.10.2016 国際出願日: 03.02.2016
IPC:
H03K 17/16 (2006.01), H03K 17/687 (2006.01), H03K 19/0175 (2006.01), H03K 19/0185 (2006.01)
出願人: FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP)
発明者: AKAHANE Masashi; (JP)
代理人: RYUKA IP LAW FIRM; 22F, Shinjuku L Tower, 1-6-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1631522 (JP)
優先権情報:
2015-079750 09.04.2015 JP
発明の名称: (EN) DRIVE CIRCUIT
(FR) CIRCUIT D'ATTAQUE
(JA) 駆動回路
要約: front page image
(EN)The present invention provides a drive circuit wherein malfunctions are prevented. The drive circuit is provided with a set-side level shift circuit and a reset-side level shift circuit, each having: an input transistor; and a series transistor section, which includes a first MOS transistor and a second MOS transistor connected in series. The first MOS transistors perform complimentary operations with regard to one another. The set-side level shift circuit and the reset-side level shift circuit are also respectively provided with: a set-side buffer, which compares the level of the set electric potential to a threshold value in accordance with a reference electric potential, and which controls the reset-side second MOS transistor; and a reset-side buffer, which compares the level of the reset electric potential to a threshold value in accordance with the reference electric potential, and which controls the set-side second MOS transistor.
(FR)La présente invention concerne un circuit d'attaque permettant d'éviter les dysfonctionnements. Le circuit d'attaque comprend un circuit de commutation de niveau côté définition et un circuit de commutation de niveau côté réinitialisation, chacun comportant : un transistor d'entrée ; et une section transistor en série, qui comprend un premier transistor MOS et un second transistor MOS reliés en série. Les premiers transistors MOS réalisent des opérations complémentaires les uns par rapport aux autres. Le circuit de commutation de niveau côté définition et le circuit de commutation de niveau côté réinitialisation comprennent respectivement : un tampon côté définition, qui compare le niveau du potentiel électrique défini à une valeur de seuil conformément à un potentiel électrique de référence et qui commande le second transistor MOS côté réinitialisation ; et un tampon côté réinitialisation, qui compare le niveau du potentiel électrique réinitialisé à une valeur de seuil conformément au potentiel électrique de référence et qui commande le second transistor MOS côté définition.
(JA)駆動回路において誤動作が防止される。セット側レベルシフト回路およびリセット側レベルシフト回路のそれぞれは、入力トランジスタと、直列に接続された第1MOSトランジスタおよび第2MOSトランジスタを含む直列トランジスタ部とを有し、第1MOSトランジスタは互いに相補動作し、セット電位のレベルを基準電位に応じた閾値と比較して、リセット側の第2MOSトランジスタを制御するセット側バッファと、リセット電位のレベルを基準電位に応じた閾値と比較して、セット側の第2MOSトランジスタを制御するリセット側バッファとを更に有する駆動回路。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)