WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016043092) 実装基板およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/043092    国際出願番号:    PCT/JP2015/075463
国際公開日: 24.03.2016 国際出願日: 08.09.2015
IPC:
H01L 21/60 (2006.01), H01L 23/12 (2006.01), H05K 1/18 (2006.01)
出願人: SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo 1080075 (JP)
発明者: ADACHI, Kiwamu; (JP).
MATSUMOTO, Katsuji; (JP).
KODAMA, Takeshi; (JP).
OKA, Shuichi; (JP).
OOTORII, Hiizu; (JP).
SAITOU, Kazunari; (JP).
SATOU, Kei; (JP)
代理人: TSUBASA PATENT PROFESSIONAL CORPORATION; 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022 (JP)
優先権情報:
2014-190952 19.09.2014 JP
発明の名称: (EN) MOUNTED BOARD AND METHOD FOR MANUFACTURING SAME
(FR) CARTE MONTÉE ET SON PROCÉDÉ DE FABRICATION
(JA) 実装基板およびその製造方法
要約: front page image
(EN)A method for manufacturing a mounted board according to one embodiment of the present technique comprises the following three steps. (1) a step wherein a plurality of electrodes are formed on a semiconductor layer and one solder bump is subsequently formed in each one of the positions that face the electrodes (2) a step wherein the solder bumps are covered with coating layers and the semiconductor layer is selectively etched using the coating layers as masks, thereby being separated into a plurality of elements (3) a step wherein the coating layers are removed and the plurality of elements are subsequently mounted on a wiring substrate such that the solder bumps face the wiring substrate, thereby forming a mounted board
(FR)L'invention concerne un procédé de fabrication d'une carte montée selon un mode de réalisation de la présente invention comprend les trois étapes suivantes : (1) une étape dans laquelle une pluralité d'électrodes sont formées sur une couche de semi-conducteur et une perle de soudure est ensuite formée dans chacune des positions qui font face aux électrodes; (2) une étape dans laquelle les perles de soudure sont recouvertes de couches de revêtement et la couche de semi-conducteur est gravée sélectivement en utilisant les couches de revêtement comme masques, ce qui permet de la séparer en une pluralité d'éléments; (3) une étape dans laquelle les couches de revêtement sont éliminées et la pluralité d'éléments sont ensuite montés sur un substrat de câblage de manière que les perles de soudure fassent face au substrat de câblage, ce qui permet de former une carte montée.
(JA) 本技術の一実施の形態の実装基板の製造方法は、下記の3つのステップを含む。 (1)半導体層上に複数の電極を形成した後、各電極と対向する位置に半田バンプを1つずつ形成するステップ (2)各半田バンプを被覆層で被覆したのち被覆層をマスクとして、半導体層を選択的にエッチングすることにより複数の素子に分離するステップ (3)被覆層を除去した後、複数の素子を、半田バンプを配線基板側に向けて配線基板上に実装することにより実装基板を形成するステップ
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)