WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016038709) 半導体集積回路装置および半導体集積回路装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/038709    国際出願番号:    PCT/JP2014/074015
国際公開日: 17.03.2016 国際出願日: 11.09.2014
IPC:
G01R 31/28 (2006.01)
出願人: RENESAS ELECTRONICS CORPORATION [JP/JP]; 2-24, Toyosu 3-chome, Koutou-ku, Tokyo 1350061 (JP)
発明者: WATANABE, Naotake; (JP)
代理人: TSUTSUI, Yamato; (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE MANUFACTURING METHOD
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMICONDUCTEUR ET PROCÉDÉ DE FABRICATION D'UN DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMICONDUCTEUR
(JA) 半導体集積回路装置および半導体集積回路装置の製造方法
要約: front page image
(EN)A semiconductor integrated circuit device 1000 is provided with: a first semiconductor chip CHP1 having a first circuit; and a second semiconductor chip CHP2 having a second circuit and being different from the first semiconductor chip. The semiconductor integrated circuit device 1000 is also provided with a control circuit BTCNT for controlling the operations of the first and second circuits according to a control signal during a burn-in test, wherein said control circuit BTCNT controls the first and second circuits so that the amount of stress acting on the first semiconductor chip CHP1 by the operation of the first circuit and the amount of stress acting on the second semiconductor chip CHP2 by the operation of the second circuit are made different from each other during the burn-in test.
(FR)L'invention concerne un dispositif 1000 de circuit intégré à semiconducteur comporte: une première puce CHP1 à semiconducteur dotée d'un premier circuit; et une deuxième puce CHP2 à semiconducteur dotée d'un deuxième circuit et différente de la première puce à semiconducteur. Le dispositif 1000 de circuit intégré à semiconducteur comporte également un circuit BTCNT de commande servant à commander les actions des premier et deuxième circuits d'après un signal de commande pendant un test de déverminage, ledit circuit BTCNT de commande commandant les premier et deuxième circuits de telle sorte que la quantité de contrainte agissant sur la première puce CHP1 à semiconducteur par l'action du premier circuit et que la quantité de contrainte agissant sur la deuxième puce CHP2 à semiconducteur par l'action du deuxième circuit soient rendus différentes l'une de l'autre pendant le test de déverminage.
(JA) 半導体集積回路装置1000は、第1回路を有する第1半導体チップCHP1と、第2回路を有し、第1半導体チップとは異なる第2半導体チップCHP2とを具備する。半導体集積回路装置1000は、バーイン試験のとき、制御信号に従って、第1回路および第2回路の動作を制御する制御回路BTCNTを具備し、バーイン試験のとき、第1回路が動作することにより第1半導体チップCHP1に作用するストレス量と、第2回路が動作することにより第2半導体チップCHP2に作用するストレス量とが異なるように、制御回路BTCNTは第1回路および第2回路を制御する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)