WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016031004) 半導体装置の製造方法、半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/031004    国際出願番号:    PCT/JP2014/072528
国際公開日: 03.03.2016 国際出願日: 28.08.2014
IPC:
H01L 21/288 (2006.01)
出願人: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3,Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP)
発明者: NISHIZAWA, Koichiro; (JP).
KIYOI, Akira; (JP)
代理人: TAKADA, Mamoru; (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法、半導体装置
要約: front page image
(EN)This semiconductor device manufacturing method is characterized by being provided with: a catalytic step for depositing a catalytic metal on the surface of a semiconductor substrate formed of, for instance, silicon; an oxide removing step for removing an oxide formed on the surface of the semiconductor substrate in the catalytic step; an additional catalytic step for depositing the catalytic metal on the surface of the semiconductor substrate, said surface having been exposed in the oxide removing step; and a plating step for forming a metal film, after the additional catalytic step, on the surface of the semiconductor substrate by means of an electroless plating method.
(FR)La présente invention concerne un procédé de fabrication de dispositif à semi-conducteur, caractérisé en ce qu'il comprend : une étape catalytique consistant à déposer un métal catalytique sur la surface d'un substrat semi-conducteur formé, par exemple, de silicium ; une étape d'élimination d'oxyde consistant à éliminer un oxyde formé sur la surface du substrat semi-conducteur à l'étape catalytique ; une étape catalytique supplémentaire consistant à déposer le métal catalytique sur la surface du substrat semi-conducteur, ladite surface ayant été exposée à l'étape d'élimination d'oxyde ; et une étape de revêtement consistant à former un film métallique, après l'étape catalytique supplémentaire, sur la surface du substrat semi-conducteur au moyen d'un procédé de dépôt autocatalytique.
(JA) 本願の発明に係る半導体装置の製造方法は、例えばシリコンなどで形成された半導体基板の表面に触媒金属を析出させる触媒工程と、該触媒工程で該半導体基板の表面に形成された酸化物を除去する酸化物除去工程と、該酸化物除去工程で露出した該半導体基板の表面に触媒金属を析出させる追加触媒工程と、該追加触媒工程の後に、無電解めっき法により、該半導体基板の表面に金属膜を形成するめっき工程と、を備えたことを特徴とするものである。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)