WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2016030954) 駆動回路、電力変換装置、およびモータシステム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2016/030954    国際出願番号:    PCT/JP2014/072206
国際公開日: 03.03.2016 国際出願日: 25.08.2014
IPC:
H02M 1/08 (2006.01), H02M 7/537 (2006.01), H03K 17/16 (2006.01), H03K 17/687 (2006.01)
出願人: HITACHI, LTD. [JP/JP]; 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280 (JP)
発明者: AKIYAMA, Satoru; (JP)
代理人: TSUTSUI, Yamato; (JP)
優先権情報:
発明の名称: (EN) DRIVING CIRCUIT, POWER CONVERSION DEVICE, AND MOTOR SYSTEM
(FR) CIRCUIT D'ATTAQUE, DISPOSITIF DE CONVERSION DE PUISSANCE ET SYSTÈME DE MOTEUR
(JA) 駆動回路、電力変換装置、およびモータシステム
要約: front page image
(EN)False turn-on in a power conversion device is prevented, improving reliability. A gate-driving circuit GD2 that controls the opening and closing of a switch element contains first through fourth switch elements. The source of transistor T1 is connected to a power-supply voltage VEE1 that is a negative voltage of approximately −15 V, and the drain of transistor T1 is connected to an output node VOUT that controls the opening and closing of the aforementioned switch element. The source of transistor T2 is connected to a power-supply voltage VDD of approximately 15 V, and the drain of transistor T2 is connected to the aforementioned output node VOUT. The drain of transistor T3 is connected to the output node VOUT. The drain of transistor T4 is connected to the source of transistor T3, and the source of transistor T4 is connected to a power-supply voltage VEE2 that is a negative voltage of approximately −5 V.
(FR)La présente invention empêche une fausse mise en conduction dans un dispositif de conversion de puissance, améliorant la fiabilité. Un circuit d'attaque de grille GD2 qui commande l'ouverture et la fermeture d'un élément de commutation contient des premier à quatrième éléments de commutation. La source d'un transistor T1 est connectée à une tension d'alimentation VEE1 qui est une tension négative d'environ −15 V, et le drain du transistor T1 est connecté à un nœud de sortie VOUT qui commande l'ouverture et la fermeture de l'élément de commutation susmentionné. La source d'un transistor T2 est connectée à une tension d'alimentation VDD d'environ 15 V, et le drain du transistor T2 est connecté audit nœud de sortie VOUT. Le drain d'un transistor T3 est connecté au nœud de sortie VOUT. Le drain d'un transistor T4 est connecté à la source du transistor T3, et la source du transistor T4 est connectée à une tension d'alimentation VEE2 qui est une tension négative d'environ −5 V.
(JA) 電力変換装置における誤点孤を防止して信頼性を向上させる。スイッチ素子のオン、オフを制御するゲート駆動回路GD2は、第1~第4のスイッチ素子を有する。トランジスタT1は、ソースが-15V程度の負電圧である電源電圧VEE1に接続され、ドレインがスイッチ素子のオン、オフを制御する出力ノードVOUTに接続される。トランジスタT2は、ソースが15V程度の電源電圧VDDに接続され、ドレインが出力ノードVOUTに接続される。トランジスタT3は、ドレインが出力ノードVOUTに接続される。トランジスタT4は、ドレインがトランジスタT3のソースに接続され、ソースに-5V程度の負電圧である電源電圧VEE2が接続される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)