処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2016017496 - 不揮発性SRAMメモリセル、および不揮発性半導体記憶装置

公開番号 WO/2016/017496
公開日 04.02.2016
国際出願番号 PCT/JP2015/070806
国際出願日 22.07.2015
IPC
G11C 11/412 2006.01
G物理学
11情報記憶
C静的記憶
11特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21電気的素子を用いるもの
34半導体装置を用いるもの
40トランジスタを用いるもの
41正帰還によるセル,すなわちリフレッシングまたは電荷再生を必要としないセルを形成するもの,例.双安定マルチバイブレータまたはシュミットトリガ
412電界効果トランジスタのみを用いるもの
G11C 13/00 2006.01
G物理学
11情報記憶
C静的記憶
13G11C11/00,G11C23/00,またはG11C25/00に包含されない記憶素子の使用によって特徴づけられたデジタル記憶装置
G11C 14/00 2006.01
G物理学
11情報記憶
C静的記憶
14電源遮断時にバックアップするための,揮発性メモリセルと不揮発性メモリセルの配置によって特徴づけられたデジタル記憶装置
CPC
G11C 11/419
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
34using semiconductor devices
40using transistors
41forming ; static; cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing, power reduction
417for memory cells of the field-effect type
419Read-write [R-W] circuits
G11C 13/0028
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0023Address circuits or decoders
0028Word-line or row circuits
G11C 13/0069
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0069Writing or programming circuits or methods
G11C 14/0063
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
14Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
0054in which the volatile element is a SRAM cell
0063and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
G11C 14/009
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
14Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
0054in which the volatile element is a SRAM cell
009and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
出願人
  • 株式会社フローディア FLOADIA CORPORATION [JP]/[JP]
発明者
  • 谷口 泰弘 TANIGUCHI Yasuhiro
  • 品川 裕 SHINAGAWA Yutaka
  • 葛西 秀男 KASAI Hideo
  • 櫻井 良多郎 SAKURAI Ryotaro
  • 戸谷 達郎 TOYA Tatsuro
  • 川嶋 泰彦 KAWASHIMA Yasuhiko
  • 奥山 幸祐 OKUYAMA Kosuke
代理人
  • 吉田 正義 YOSHIDA Tadanori
優先権情報
2014-15713631.07.2014JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) NON-VOLATILE SRAM MEMORY CELL, AND NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE
(FR) CELLULE DE MÉMOIRE VIVE STATIQUE (SRAM) NON VOLATILE, ET DISPOSITIF DE MÉMOIRE NON-VOLATILE À SEMI-CONDUCTEUR
(JA) 不揮発性SRAMメモリセル、および不揮発性半導体記憶装置
要約
(EN)
The invention proposes a non-volatile SRAM memory cell and a non-volatile semiconductor storage device in which, by simultaneously turning on both a first switching transistor (ST1) and a second switching transistor (SB1), complementary SRAM data held in a SRAM (2) can be written to a non-volatile memory portion comprising a first memory cell (M1a) and a second memory cell (M1b), and by turning on only one of the first switching transistor (ST1) and the second switching transistor (SB1), it is possible to electrically connect only a first variable-resistance type memory (RT1) to a first storage node (SNT), or to electrically connect only a second variable-resistance type memory (RB1) to a second storage node (SNB), and therefore, depending on the usage stage, the memory cells can be made to function as independent cells, individual data can also be written to either the first memory cell (M1a) or the second memory cell (M1b), and the memory capacity can be increased.
(FR)
La présente invention porte sur une cellule de mémoire vive statique (SRAM) non volatile et un dispositif de mémoire non-volatile à semi-conducteur dans lequel, par mise sous tension simultanément à la fois d'un premier transistor de commutation (ST1) et d'un second transistor de commutation (SB1), des données de mémoire vive statique (SRAM) complémentaires conservées dans une SRAM (2) peuvent être écrites sur une partie mémoire non-volatile comprenant une première cellule de mémoire (M1a) et une seconde cellule de mémoire (M1b), et par la mise sous tension d'un seul du premier transistor de commutation (ST1) et du second transistor de commutation (SB1), il est possible de connecter électriquement uniquement une première mémoire de type à résistance variable (RT1) à un premier nœud de mémoire (SNT), ou de connecter électriquement uniquement une seconde mémoire du type à résistance variable (RB1) à un second nœud de mémoire (SNB), et par conséquent, en fonction de l'étape d'utilisation, les cellules de mémoire peuvent être amenées à fonctionner en tant que cellules indépendantes, des données individuelles peuvent également être écrites soit sur la première cellule de mémoire (M1a) soit sur la seconde cellule de mémoire (M1b), et la capacité de mémoire peut être accrue.
(JA)
 第1 スイッチトランジスタ(ST1)および第2 スイッチトランジスタ(SB1)の両方を同時にオン動作させることで、SRAM(2)に保持された相補的なSRAMデータを第1 メモリセル(M1a)および第2 メモリセル(M1b)の不揮発メモリ部に対して書き込むことができるとともに、第1 スイッチトランジスタ(ST1)および第2 スイッチトランジスタ(SB2)のうち、いずれか一方だけをオン動作させることで、第1 抵抗変化型メモリ(RT1)だけを第1ストレージノード(SNT)に対して電気的に接続させたり、または第2 抵抗変化型メモリ(RB1)だけを第2 ストレージノード(SNB)に対して電気的に接続させたりできるので、使用状況に応じて独立型セルとして機能させ、第1メモリセルM1a または第2 メモリセルM1b の一方に個別的なデータをも書き込め、メモリ容量を増やすことができる、不揮発性SRAMメモリセル、および不揮発性半導体記憶装置を提案する。
他の公開
国際事務局に記録されている最新の書誌情報