国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015146749) 半導体装置の製造方法及び半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/146749 国際出願番号: PCT/JP2015/058089
国際公開日: 01.10.2015 国際出願日: 18.03.2015
IPC:
H01L 21/027 (2006.01) ,G03F 7/023 (2006.01) ,G03F 7/075 (2006.01) ,G03F 7/42 (2006.01) ,H01L 21/304 (2006.01) ,H01L 21/306 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
027
その後のフォトリソグラフィック工程のために半導体本体にマスクするもので,グループ21/18または21/34に分類されないもの
G 物理学
03
写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ
F
フォトメカニカル法による凹凸化又はパターン化された表面の製造,例.印刷用,半導体装置の製造法用;そのための材料;そのための原稿;そのために特に適合した装置
7
フォトメカニカル法,例.フォトリソグラフ法,による凹凸化又はパターン化された表面,例.印刷表面,の製造;そのための材料,例.フォトレジストからなるもの;そのため特に適合した装置
004
感光材料
022
キノンジアジド
023
高分子キノンジアジド;高分子添加剤,例.結合剤
G 物理学
03
写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ
F
フォトメカニカル法による凹凸化又はパターン化された表面の製造,例.印刷用,半導体装置の製造法用;そのための材料;そのための原稿;そのために特に適合した装置
7
フォトメカニカル法,例.フォトリソグラフ法,による凹凸化又はパターン化された表面,例.印刷表面,の製造;そのための材料,例.フォトレジストからなるもの;そのため特に適合した装置
004
感光材料
075
シリコン含有化合物
G 物理学
03
写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ
F
フォトメカニカル法による凹凸化又はパターン化された表面の製造,例.印刷用,半導体装置の製造法用;そのための材料;そのための原稿;そのために特に適合した装置
7
フォトメカニカル法,例.フォトリソグラフ法,による凹凸化又はパターン化された表面,例.印刷表面,の製造;そのための材料,例.フォトレジストからなるもの;そのため特に適合した装置
26
感光材料の処理;そのための装置
42
剥離又はそのための処理剤
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
304
機械的処理,例.研摩,ポリシング,切断
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
306
化学的または電気的処理,例.電解エッチング
出願人:
東レ株式会社 TORAY INDUSTRIES, INC. [JP/JP]; 東京都中央区日本橋室町2丁目1番1号 1-1, Nihonbashi-Muromachi 2-chome, Chuo-ku, Tokyo 1038666, JP
発明者:
谷垣勇剛 TANIGAKI, Yugo; JP
藤原健典 FUJIWARA, Takenori; JP
優先権情報:
2014-06339026.03.2014JP
2014-06339126.03.2014JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法及び半導体装置
要約:
(EN)  A method for manufacturing a semiconductor device having: a step for obtaining, on a substrate (1), a pattern (2a) for a polysiloxane-containing composition; and a step for forming an ion impurity region (6) on the substrate, wherein the method is characterized in also having a step for sintering the pattern at 300-1,500˚C after the step for forming the ionic impurity region. This makes it possible for the cured film in the pattern (2a) for the polysiloxane-containing composition to be easily removed, without any residue, once the ion impurity region is formed on the semiconductor substrate. It is therefore possible to reduce the cycle time, and improve yield in the manufacturing of a semiconductor device.
(FR)  Cette invention concerne un procédé de fabrication d'un dispositif semi-conducteur, comprenant : une étape d'obtention, sur un substrat (1), d'un motif (2a) d'une composition contenant du polysiloxane ; et une étape de formation d'une région d'impuretés ioniques (6) sur le substrat, ledit procédé étant caractérisé en ce qu'il comprend en outre une étape de frittage du motif à une température allant de 300 à 1 500 °C après l'étape de formation de la région d'impuretés ioniques. Il est ainsi possible de retirer facilement le film durci dans le motif (2a) pour la composition contenant du polysiloxane, sans résidus, suite à la formation de la région d'impuretés ioniques sur le substrat semi-conducteur. De cette manière, il est possible de réduire le temps de cycle, et d'améliorer le rendement lors de la fabrication d'un dispositif à semi-conducteur.
(JA)  基板1上に、ポリシロキサンを含有する組成物のパターン2aを得る工程と、前記基板にイオン不純物領域6を形成する工程と、を有する半導体装置の製造方法であって、前記イオン不純物領域の形成工程後、さらに、前記パターンを300~1,500℃で焼成する工程、を有することを特徴とする。これにより、半導体基板へのイオン不純物領域の形成後に、ポリシロキサンを含有する組成物のパターン2aの硬化膜を、残渣なく容易に除去することが可能となるため、半導体装置製造における歩留まり向上や、タクトタイム短縮が可能となる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
EP3125274CN106133876KR1020160136303US20170243737