国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2015146738) ICチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/146738 国際出願番号: PCT/JP2015/058012
国際公開日: 01.10.2015 国際出願日: 18.03.2015
IPC:
H01L 23/12 (2006.01) ,H05K 1/02 (2006.01) ,H05K 3/34 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
1
印刷回路
02
細部
H 電気
05
他に分類されない電気技術
K
印刷回路;電気装置の箱体または構造的細部,電気部品の組立体の製造
3
印刷回路を製造するための装置または方法
30
電気部品,例.抵抗器,を印刷回路に取り付けること
32
印刷回路に対する電気部品または電線の電気的接続
34
ハンダ付けによるもの
出願人:
技術研究組合光電子融合基盤技術研究所 PHOTONICS ELECTRONICS TECHNOLOGY RESEARCH ASSOCIATION [JP/JP]; 東京都文京区関口1-20-10 1-20-10, Sekiguchi, Bunkyo-ku, Tokyo 1120014, JP
発明者:
赤川 武志 AKAGAWA, Takeshi; JP
屋敷 健一郎 YASHIKI, Kenichiro; JP
代理人:
小野 新次郎 ONO, Shinjiro; JP
優先権情報:
2014-05969024.03.2014JP
発明の名称: (EN) PAD-ARRAY STRUCTURE ON SUBSTRATE FOR MOUNTING IC CHIP ON SUBSTRATE, AND OPTICAL MODULE HAVING SAID PAD-ARRAY STRUCTURE
(FR) STRUCTURE DE RÉSEAU DE PLOTS SUR UN SUBSTRAT POUR MONTER UNE PUCE À CIRCUITS INTÉGRÉS (IC) SUR LE SUBSTRAT ET MODULE OPTIQUE AYANT LADITE STRUCTURE DE RÉSEAU DE PLOTS
(JA) ICチップを基板に搭載させるための基板上のパッド・アレイ構造、並びに当該パッド・アレイ構造を有する光モジュール
要約:
(EN)  A pad-array arrangement structure on a substrate for mounting an IC chip on the substrate, wherein a structure with which it is possible to maximally avoid an increase in the number of wiring layers on the substrate is obtained by devising the pad arrangement in an IC pad-array region. A embodiment of the present invention provides a pad-array structure on a substrate for mounting an IC chip on the substrate. The present invention is characterized in that: a plurality of ground pads arrayed equidistantly in a first row, and a plurality of signal pads arrayed equidistantly in a second row on the inside of and parallel to the first row, are provided on a first circumferential edge in the pad-array region; each of the signal pads passes between two adjacent ground pads in the first row and is connected to an external circuit on the substrate; and electrical signals are input to and output from the external circuit.
(FR)  L'invention porte sur une structure d'agencement de réseau de plots sur un substrat pour monter une puce à circuits intégrés (IC) sur le substrat, dans laquelle une structure avec laquelle il est possible d'éviter au maximum une augmentation du nombre de couches de câblage sur le substrat est obtenue par conception de l'agencement de plots dans une région de réseau de plots IC. Un mode de réalisation de la présente invention fournit une structure de réseau de plots sur un substrat pour monter une puce IC sur le substrat. La présente invention est caractérisée par le fait que : une pluralité de plots de mise à la masse agencés en réseau de manière équidistante dans une première rangée, et une pluralité de plots de signal agencés en réseau de manière équidistante dans une seconde rangée à l'intérieur de et parallèle à la première rangée, sont disposés sur un premier bord circonférentiel dans la région de réseau de plots ; chacun des plots de signal passe entre deux plots de mise à la masse adjacents dans la première rangée et est connecté à un circuit externe sur le substrat ; et des signaux électriques sont entrés sur et délivrés par le circuit externe.
(JA)  ICチップを基板に搭載させるための基板上のパッド・アレイ配置構造において、IC用のパッド・アレイ領域におけるパッド配置を工夫することにより、基板上の多層配線化をできる限り回避できる構造を実現する。 本発明の実施形態は、ICチップを基板に搭載させるための基板上のパッド・アレイ構造を提供する。そして、パッド・アレイ領域の第1の周縁部に、第1列に等間隔に配列された複数のグランド・パッドと、第1列の内側且つ第1列と平行の第2列に等間隔に配列された複数の信号パッドと、を備え、各信号パッドが、第1列において隣り合う2つのグランド・パッド間を通って基板上の外部回路に接続され、当該外部回路との間で電気信号が入出力されることを特徴とする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
CN106104792EP3125285JPWO2015146738US20170105284