国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2015146643) イメージセンサ、および電子装置
Document

明 細 書

発明の名称 イメージセンサ、および電子装置

技術分野

0001  

背景技術

0002   0003   0004   0005   0006  

先行技術文献

特許文献

0007  

発明の概要

発明が解決しようとする課題

0008   0009  

課題を解決するための手段

0010   0011   0012   0013   0014   0015   0016  

発明の効果

0017  

図面の簡単な説明

0018  

発明を実施するための形態

0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066  

符号の説明

0067  

請求の範囲

1   2   3   4   5   6  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13  

明 細 書

発明の名称 : イメージセンサ、および電子装置

技術分野

[0001]
 本開示は、イメージセンサ、および電子装置に関し、特に、読み出しモードの変更に起因して生じ得る欠陥フレームの代わりにダミーフレームを出力できるようにしたイメージセンサ、および電子装置に関する。

背景技術

[0002]
 従来、イメージセンサには複数の読み出しモード(加算読み出しモード、HDR読み出しモードなど)を有し、撮像中にそれらを切り替えることができるものが存在する(例えば、特許文献1参照)。
[0003]
 ところで、イメージセンサにおける読み出しモードの変更は、シャッタ速度(露光時間)や画素データ(以下、フレームとも称する)の読み出し時間の変更を伴うので、読み出しモードを変更したタイミングで、各画素の露光時間が統一されていない、画像として利用できない欠陥フレームを生じてしまうことになる。
[0004]
 図1は、従来の欠陥フレームに対する対処方法を示している。
[0005]
 すなわち、第1の対処方法としては、同図Aに示されるように、読み出しモードA(MODE-A)から読み出しモードB(MODE-B)に変更されたときに生じ得る欠陥フレームを後段に出力しない方法である。第1の対処方法によれば、後段に対して、常に画像として利用できるフレームだけを出力できる。ただし、第1の対処方法では、フレームの出力が1フレーム分だけ途切れることになり、フレームの出力はできる限り継続してほしいとの要求も存在するので、それに応える第2の対象方法が存在する。
[0006]
 第2の対処方法としては、同図Bに示されるように、読み出しモードA(MODE-A)から読み出しモードB(MODE-B)に変更されたときに、フレーム同期信号(Vsync)を打ち直す方法である。

先行技術文献

特許文献

[0007]
特許文献1 : 特開2007-150448号公報

発明の概要

発明が解決しようとする課題

[0008]
 第2の対処方法によれば、画像として利用できるフレームを継続的に出力できる。しかしながら、この場合、フレームレートが一時的に崩れてしまう。
[0009]
 本開示はこのような状況に鑑みてなされたものであり、フレームレートを崩すことなく、画像として利用できるフレームを継続的に出力できるようにするものである。

課題を解決するための手段

[0010]
 本開示の一側面であるイメージセンサは、複数の読み出しモードを有し、入射光に応じて画像データを生成する画素部と、少なくとも2フレーム分以上の前記画像データが格納できる容量を有するメモリと、前記画素部から入力される前記画像データをフレーム毎に前記メモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理を同時に行う制御部と、前記画素部の前記読み出しモードの変更を検知する検知部とを備える。
[0011]
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画素部から入力される前記画像データを前記メモリに格納する処理を止めることができる。
[0012]
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画素部から入力される欠陥フレームの前記画像データを前記メモリに格納する処理を止めることができる。
[0013]
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画像データを前記メモリの前回格納した領域から、読み出し済みの前記画像データを再び読み出す処理を行うことができる。
[0014]
 前記メモリは、1フレーム分の前記画像データがそれぞれ格納できる第1バッファおよび第2バッファを有することができ、前記制御部は、前記画素部から入力される前記画像データをフレーム毎に前記メモリの前記第1バッファまたは前記第2バッファの一方に格納する処理と、前記第1バッファまたは前記第2バッファの他方から前記画像データを読み出す処理を同時に行うことができる。
[0015]
 本開示の第2の側面である電子装置は、複数の読み出しモードを有し、入射光に応じて画像データを生成する画素部と、少なくとも2フレーム分以上の前記画像データが格納できる容量を有するメモリと、前記画素部から入力される前記画像データをフレーム毎に前記メモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理を同時に行う制御部と、前記画素部の前記読み出しモードの変更を検知する検知部とを備えるイメージセンサが搭載されている。
[0016]
 本開示の第1および第2の側面においては、画素部から入力される画像データをフレーム毎にメモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理が同時に行われる。さらに、画素部の読み出しモードの変更が検知される。

発明の効果

[0017]
 本開示の第1および第2の側面によれば、フレームレートを崩すことなく、画像として利用できるフレームを継続的に出力することができる。

図面の簡単な説明

[0018]
[図1] 従来の欠陥フレームに対する対処方法を説明するための図である。
[図2] 本開示を適用したイメージセンサの動作概要を説明するための図である。
[図3] 本開示を適用したイメージセンサの構成例を示すブロック図である。
[図4] 格納/読み出しアドレス制御部の制御の様子を示す図である。
[図5] 格納/読み出しアドレス制御部の制御の様子を示す図である。
[図6] フレーム出力処理を説明するフローチャートである。
[図7] フレーム出力処理の結果の一例を示す図である。
[図8] FAST AF時の処理を説明するフローチャートである。
[図9] FAST AF時の処理を説明するための図である。
[図10] フレーム出力処理の他の動作の様子を示す図である。
[図11] フレーム出力処理の他の動作の様子を示す図である。
[図12] フレーム出力処理の他の動作の結果の一例を示す図である。
[図13] イメージセンサの他の構成例を示すブロック図である。

発明を実施するための形態

[0019]
 以下、本開示を実施するための最良の形態(以下、実施の形態と称する)について説明するが、その前に本開示の概要について説明する。
[0020]
 <本開示の実施の形態であるイメージセンサの動作概要>
 図2は、本開示の実施の形態であるイメージセンサの動作概要を示している。
[0021]
 該イメージセンサは、上述した従来のイメージセンサと同様、複数の読み出しモード(加算読み出しモード、HDR読み出しモードなど)を、撮像中にそれらを切り替えてフレームを後段に出力するものである。
[0022]
 さらに、該イメージセンサは、読み出しモードを変更したタイミングで生成され得る欠陥フレームを後段に出力する代わりに、イメージセンサ内のメモリ(図3の複数フレーム格納メモリ13)に格納されている、既に出力済みであるフレームをダミーフレームとして再び読み出して出力するようになされている。これにより、該イメージセンサは、フレームレートを崩すことなく、画像として利用できるフレームを継続的に出力することを実現する。
[0023]
 <1.本開示の実施の形態であるイメージセンサの構成例>
 図3は、本開示の実施の形態であるイメージセンサの構成例を示している。
[0024]
 このイメージセンサ10は、画素部11、格納/読み出しアドレス制御部12、複数フレーム格納メモリ13、ダミー出力判定部16、および出力I/F部17から構成される。
[0025]
 画素部11は、縦横に配置された多数の受光素子を有し、所定のフレームレートに従って、各受光素子にて入射光に応じて発生した画素信号を行毎にメモリ格納データとして格納/読み出しアドレス制御部12に出力する。なお、画素部11における各受光素子のシャッタ速度(露光時間)と、発生された画素信号の読み出し時間は、設定されている読み出しモードに応じて変化するものとする。
[0026]
 格納/読み出しアドレス制御部12は、複数フレーム格納メモリ13に対する格納アドレスと読み出しアドレスとを個別に制御することができ、画素部11からのメモリ格納データ(以下、フレームとも称する)を複数フレーム格納メモリ13に格納する処理と、複数フレーム格納メモリ13に格納されているフレームを読み出して出力I/F部17に出力する処理を同時に実行する。さらに、格納/読み出しアドレス制御部12は、画素部11からのメモリ格納データに対するフロントエンド処理と、複数フレーム格納メモリ13に格納したメモリ格納データのバックエンド処理を行うことができる。
[0027]
 さらに、格納/読み出しアドレス制御部12は、ダミー出力判定部16からの通知に応じ、画素部11からメモリ格納データとして入力され得る欠陥フレームの、複数フレーム格納メモリ13の第1バッファ14および第2バッファ15に対する格納を止める。
[0028]
 なお、格納/読み出しアドレス制御部12は、格納アドレス制御部と、読み出しアドレス制御部に分離してもよい。
[0029]
 複数フレーム格納メモリ13は、少なくとも2フレーム分のメモリ格納データを格納できる容量を有する。本実施の形態の場合、複数フレーム格納メモリ13は、それぞれが1フレーム分の容量を有する第1バッファ14および第2バッファ15を有する。
[0030]
 これにより、格納/読み出しアドレス制御部12は、複数フレーム格納メモリ13の第1バッファ14または第2バッファ15の一方に対してメモリ格納データを格納する処理と、他方からメモリ格納データを読み出して出力I/F部17に出力する処理を同時に実行することができる。さらに、格納/読み出しアドレス制御部12は、複数フレーム格納メモリ13の第1バッファ14に対してメモリ格納データを格納する処理と、第1バッファ14からメモリ格納データを読み出して出力I/F部17に出力する処理を同時に実行することができる。第2バッファ15に対しても同様である。
[0031]
 ダミー出力判定部16は、画素部11から欠陥フレームが入力され得る、イメージセンサ10の読み出しモードの変更を検知し、検知結果を格納/読み出しアドレス制御部12に通知する。
[0032]
 出力I/F部17は、格納/読み出しアドレス制御部12から出力データとして入力されたフレームを後段に出力する。
[0033]
 <格納/読み出しアドレス制御部12の制御>
 次に、図4は、画素部11からN番目のフレームが入力されたときと、(N+1)番目のフレームが入力されたときの格納/読み出しアドレス制御部12の制御の様子を示している。
[0034]
 N番目のフレームが入力された場合、同図Aに示されるように、格納/読み出しアドレス制御部12は、N番目のフレームを、複数フレーム格納メモリ13の第1バッファ14または第2バッファ15のうち、前回格納した一方とは異なる他方(第1バッファ14とする)に格納する。これと同時に、前回格納した一方(第2バッファ15)に格納されていたフレームを読み出すようにする。
[0035]
 次に、N+1番目のフレームが入力された場合、同図Bに示されるように、格納/読み出しアドレス制御部12は、N+1番目のフレームを、複数フレーム格納メモリ13の第1バッファ14または第2バッファ15のうち、前回格納した一方とは異なる他方(第2バッファ15)に格納する。これと同時に、前回格納した一方(第1バッファ14)に格納されていたフレームを読み出すようにする。
[0036]
 すなわち、格納/読み出しアドレス制御部12は、複数フレーム格納メモリ13の第1バッファ14と第2バッファ15に対して交互にフレームを格納する。そして、今回フレームを格納していない方(前回格納した方)から読み出しを行う。
[0037]
 次に、図5は、ダミー出力判定部16により、イメージセンサ10の読み出しモードの変更が検知された場合の格納/読み出しアドレス制御部12の制御の様子を示している。
[0038]
 読み出しモードの変更が検知された場合、同図Aに示されるように、画素部11から欠陥フレームが入力され得るので、格納/読み出しアドレス制御部12は、これを第1バッファ14および第2バッファ15のいずれにも格納しない。ただし、前回格納した一方(いまの場合、第2バッファ15)に格納されていたフレームを読み出す。
[0039]
 そして、次のフレームが入力された場合、同図Bに示されるように、格納/読み出しアドレス制御部12は、そのフレームを、複数フレーム格納メモリ13の第1バッファ14または第2バッファ15のうち、前回格納した一方とは異なる他方(第1バッファ14)に格納する。これと同時に、前回格納した一方(第2バッファ15)に格納されていた、既に読み出し済みのフレームをダミーフレームとして再び読み出すようにする。
[0040]
 以上に説明した格納/読み出しアドレス制御部12の制御により、同一のフレームが連続して出力されることはあるものの、フレームレートを崩すことなく、画像として利用できるフレームを継続的に出力することができる。
[0041]
 <イメージセンサ10のフレーム出力処理>
 次に、図6は、イメージセンサ10のフレーム出力処理を説明するフローチャートである。
[0042]
 前提として、画素部11から格納/読み出しアドレス制御部12に対しては、所定のフレームレートでメモリ格納データ(ただし、欠陥フレームの場合もあり)が入力されているものとし、このフレーム出力処理は、フレーム毎に実行される。
[0043]
 ステップS1において、ダミー出力判定部16により、イメージセンサ10の読み出しモードの変更を検知した場合、その旨を表す通知を格納/読み出しアドレス制御部12に出力する。格納/読み出しアドレス制御部12は、ダミー出力判定部16から読み出しモードの変更の通知がない場合、すなわち、読み出しモードの変更がない場合、処理をステップS2に進める。
[0044]
 ステップS2において、格納/読み出しアドレス制御部12は、画素部11から入力されたフレームを、複数フレーム格納メモリ13の第1バッファ14または第2バッファ15のうち、前回格納した一方(例えば、第2バッファ15とする)とは異なる他方(いまの例では第1バッファ14)に格納する。これと同時に、格納/読み出しアドレス制御部12は、ステップS3として、前回格納した一方(いまの例では第2バッファ15)に格納されていたフレームを読み出し、出力I/F部17に出力する。
[0045]
 ステップS4において、出力I/F部17は、格納/読み出しアドレス制御部12から入力されたフレームを後段に出力する。
[0046]
 この後、次に画素部11から入力されるフレームが処理対象とされて、ステップS1以降が繰り返される。
[0047]
 そして、ステップS1において、ダミー出力判定部16により、イメージセンサ10の読み出しモードの変更が検知され、その旨が格納/読み出しアドレス制御部12に通知されると、格納/読み出しアドレス制御部12は、ステップS2をスキップして処理をステップS3に進める。すなわち、格納/読み出しアドレス制御部12は、画素部11から入力される欠陥フレームを第1バッファ14および第2バッファ15のいずれにも格納しなせず、読み出しのみを行う。
[0048]
 以上で、イメージセンサ10のフレーム出力処理の説明を終了する。
[0049]
 図7は、上述したフレーム出力処理による結果の一例を示している。図7の例では、画素部11から格納/読み出しアドレス制御部12に対しては、フレームF0,F1,F2、・・・が順次入力される。ただし、フレームF5を欠陥フレームとする。また、図中の網目模様は、バッファに対するフレームの格納を意味する。
[0050]
 例えば、フレームF2が入力されると、第1バッファ14に格納され、これと同時に、第2バッファ15からフレームF1が読み出されて出力される。次に、フレームF3が入力されると、第2バッファ15に格納され、これと同時に、第1バッファ14からフレームF2が読み出されて出力される。次に、フレームF4が入力されると、第1バッファ14に格納され、これと同時に、第2バッファ15からフレームF3が読み出されて出力される。
[0051]
 次に、欠陥フレームF5が入力されると、これは第1バッファ14および第2バッファ15のいずれにも格納されず、前回格納が行われた第1バッファ14からフレームF4が読み出されて出力される。次に、フレームF6が入力されると、第2バッファ15に格納され、これと同時に、第1バッファ14からフレームF3が再び読み出されて出力される。これ以降同様に、格納と読み出しが同時に行われる。
[0052]
 ただし、欠陥フレームF5が入力されたときに、第2バッファ15からフレームF3を再度読み出して出力するようにしてもよい。
[0053]
 <フレーム出力処理の他の動作例>
 図10および図11は、フレーム出力処理の他の動作例の様子を、図12は、フレーム出力処理の他の動作例による結果の一例を示している。
[0054]
 図4乃至図7を参照して上述したフレーム出力処理では、第1バッファ14または第2バッファ15の一方に対する格納と、他方からの読み出しとを同時に行うようにした。他の動作例では、図10および図11に示されるように、第1バッファ14または第2バッファ15の一方に対する格納と、当該一方からの読み出しとを同時に行うようにしてもよい。この場合、図12に示されるように、画素部11から出力されたフレームを1フレーム分の遅延を生じることなく、後段に出力することができる。
[0055]
 <イメージセンサ10の応用例>
 次に、イメージセンサ10をFAST AF(Auto Focus)機能を有する撮像装置などに適用した場合について説明する。
[0056]
 ここで、FAST AFについて説明する。従来、FAST AFはContrast AFにより実現され、フォーカスを変えながら120fps程度の高速シャッタにより得られる複数枚(30枚程)のフレームに基づいてフォーカスが決定される。具体的には、起動直後にFAST AFが行われた後にプレビュ表示が開始され、ユーザがプレビュ表示を見ながら実行するシャッタ操作に応じて再びFAST AFが行われ、フォーカスが決定された状態のフレームが後段に出力されて記録される。ただし、従来、FAST AFを実行している間はイメージセンサからプレビュ用の(間引きされた)フレームを後段に出力できず、プレビュ表示がブラックアウトしてしまっていた。
[0057]
 これに対して、本実施の形態であるイメージセンサ10では、FAST AF時においてもプレビュ表示を実現できる。具体的には、図8および図9に示されるとおりである。
[0058]
 図8は、イメージセンサ10によるFAST AF時の処理を説明するフローチャートである。図9は、図8を補足する図であり、図中の符号(S11など)は図8の処理ステップに対応する。
[0059]
 ステップS11において、起動後のFAST AF用とし、フォーカスを変えながら高速シャッタ(120fps程度)で複数枚(30枚程)のフレームを取得、後段に出力する。次に、ステップS12において、通常シャッタ(30fps)でプレビュ表示用のフレームを取得、後段に出力する。このとき、プレビュ用のフレームを複数フレーム格納メモリ13の第1バッファ14と第2バッファ15の交互に格納、読み出すようにする。
[0060]
 ステップS13において、シャッタ操作の有無を確認し、シャッタ操作があるまでステップS12およびS13を繰り返す。シャッタ操作があった場合、処理はステップS14に進められる。
[0061]
 ステップS14において、撮像のためのFAST AF用として、フォーカスを変えながら高速シャッタで30枚程のフレームを取得、後段に出力する。このとき、第1バッファ14または第2バッファ15に残っているプレビュ用のフレームを再度読み出して後段に出力する。
[0062]
 以上説明したFAST AF時の処理により、イメージセンサ10を搭載した撮像装置ではFAST AF時でもプレビュ表示を継続し、ブラックアウトを防ぐことができる。
[0063]
 <イメージセンサ10の適用例>
 以上に説明した本実施の形態であるイメージセンサ10は、撮像機能、あるいはセンシング機能を備えるあらゆる電子装置に適用することができる。
[0064]
 <イメージセンサ10の他の構成例>
 図13は、本実施の形態であるイメージセンサ10の他の構成例を示している。同図に示されるように、格納/読み出しアドレス制御部12の内部に、所定の画像処理を行う画像処理部21を設けるようにしてもよい。また、格納/読み出しアドレス制御部12が複数の格納アドレス制御と、複数の読み出しアドレス制御を実行できるようにしてもよい。複数フレーム格納メモリ13の中には、より多くのバッファ(同図の場合、第3バッファ22、および第4バッファ23)を設けてもよい。
[0065]
 なお、本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
[0066]
 なお、本開示は以下のような構成も取ることができる。
(1)
 複数の読み出しモードを有し、入射光に応じて画像データを生成する画素部と、
 少なくとも2フレーム分以上の前記画像データが格納できる容量を有するメモリと、
 前記画素部から入力される前記画像データをフレーム毎に前記メモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理を同時に行う制御部と、
 前記画素部の前記読み出しモードの変更を検知する検知部と
 を備えるイメージセンサ。
(2)
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画素部から入力される前記画像データを前記メモリに格納する処理を止める
 前記(1)に記載のイメージセンサ。
(3)
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画素部から入力される欠陥フレームの前記画像データを前記メモリに格納する処理を止める
 前記(1)または(2)に記載のイメージセンサ。
(4)
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画像データを前記メモリの前回格納した領域から、読み出し済みの前記画像データを再び読み出す処理を行う
 前記(1)から(3)のいずれかに記載のイメージセンサ。
(5)
 前記メモリは、1フレーム分の前記画像データがそれぞれ格納できる第1バッファおよび第2バッファを有し、
 前記制御部は、前記画素部から入力される前記画像データをフレーム毎に前記メモリの前記第1バッファまたは前記第2バッファの一方に格納する処理と、前記第1バッファまたは前記第2バッファの他方から前記画像データを読み出す処理を同時に行う
 前記(1)から(4)のいずれかに記載のイメージセンサ。
(6)
 複数の読み出しモードを有し、入射光に応じて画像データを生成する画素部と、
 少なくとも2フレーム分以上の前記画像データが格納できる容量を有するメモリと、
 前記画素部から入力される前記画像データをフレーム毎に前記メモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理を同時に行う制御部と、
 前記画素部の前記読み出しモードの変更を検知する検知部と
 を備えるイメージセンサが搭載されている電子装置。

符号の説明

[0067]
 10 イメージセンサ, 11 画素部, 12 格納/読み出しアドレス制御部, 13 複数フレーム格納メモリ, 14 第1バッファ, 15 第2バッファ, 16 ダミー出力判定部, 17 出力I/F部,21 画像処理部, 22 第3バッファ, 23 第4バッファ

請求の範囲

[請求項1]
 複数の読み出しモードを有し、入射光に応じて画像データを生成する画素部と、
 少なくとも2フレーム分以上の前記画像データが格納できる容量を有するメモリと、
 前記画素部から入力される前記画像データをフレーム毎に前記メモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理を同時に行う制御部と、
 前記画素部の前記読み出しモードの変更を検知する検知部と
 を備えるイメージセンサ。
[請求項2]
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画素部から入力される前記画像データを前記メモリに格納する処理を止める
 請求項1に記載のイメージセンサ。
[請求項3]
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画素部から入力される欠陥フレームの前記画像データを前記メモリに格納する処理を止める
 請求項2に記載のイメージセンサ。
[請求項4]
 前記制御部は、前記検知部によって前記読み出しモードの変更が検知された場合、前記画像データを前記メモリの前回格納した領域から、読み出し済みの前記画像データを再び読み出す処理を行う
 請求項2に記載のイメージセンサ。
[請求項5]
 前記メモリは、1フレーム分の前記画像データがそれぞれ格納できる第1バッファおよび第2バッファを有し、
 前記制御部は、前記画素部から入力される前記画像データをフレーム毎に前記メモリの前記第1バッファまたは前記第2バッファの一方に格納する処理と、前記第1バッファまたは前記第2バッファの他方から前記画像データを読み出す処理を同時に行う
 請求項2に記載のイメージセンサ。
[請求項6]
 複数の読み出しモードを有し、入射光に応じて画像データを生成する画素部と、
 少なくとも2フレーム分以上の前記画像データが格納できる容量を有するメモリと、
 前記画素部から入力される前記画像データをフレーム毎に前記メモリの異なる領域に格納する処理と、前回格納した領域から前記画像データを読み出す処理を同時に行う制御部と、
 前記画素部の前記読み出しモードの変更を検知する検知部と
 を備えるイメージセンサが搭載されている電子装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]