国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2015145411) 炭化珪素半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2015/145411 国際出願番号: PCT/IB2015/053547
国際公開日: 01.10.2015 国際出願日: 14.05.2015
IPC:
H01L 29/78 (2006.01) ,H01L 21/28 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/417 (2006.01) ,H01L 29/423 (2006.01) ,H01L 29/49 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28
21/20~21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
12
構成材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
41
その形状,相対的大きさまたは配置に特徴のあるもの
417
整流,増幅またはスイッチされる電流を流すもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
41
その形状,相対的大きさまたは配置に特徴のあるもの
423
整流,増幅またはスイッチされる電流を流さないもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
43
構成材料に特徴のあるもの
49
金属-絶縁半導体電極
出願人:
住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 大阪府大阪市中央区北浜四丁目5番33号 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
発明者:
塩見弘 SHIOMI, Hiromu; JP
代理人:
特許業務法人深見特許事務所 FUKAMI PATENT OFFICE, P.C.; 大阪府 大阪市北区 中之島二丁目2番7号 中之島セントラルタワー Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome Kita-ku, Osaka-shi, Osaka 5300005, JP
優先権情報:
2014-06830128.03.2014JP
発明の名称: (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMICONDUCTEUR AU CARBURE DE SILICIUM ET SON PROCÉDÉ DE FABRICATION
(JA) 炭化珪素半導体装置およびその製造方法
要約:
(EN) This silicon carbide semiconductor device (1) is provided with silicon carbide substrate (10) and a gate insulating film (15). The silicon carbide substrate (10) comprises a first impurity region (12), a second impurity region (13) and a third impurity region (14). The first impurity region (12) has: a first region (12a) that is in contact with the second impurity region (13); a second region (12b) that is in contact with the first region (12a), is positioned on the opposite side of the first region (12a) to the second impurity region (13), and has a higher concentration of impurities than the first region (12a); and a third region (12c) that is in contact with the second region (12b), is positioned on the opposite side of the second region (12b) to the first region (12a), and has a lower concentration of impurities than the second region (12b). At a side (SW) of a trench (TR), the gate insulating film (15) is in contact with the first region (12a), the second impurity region (13), and the third impurity region (14). Thus provided are a silicon carbide semiconductor device in which the on-resistance can reduced and the breakdown voltage can be increased, and a method for manufacturing said silicon carbide semiconductor device.
(FR) L'invention concerne un dispositif semiconducteur (1) au carbure de silicium doté d'un substrat au carbure de silicium (10) et d'un film d'isolation de gâchette (15). Le substrat au carbure de silicium (10) comprend une première région d'impureté (12), une deuxième région d'impureté (13) et une troisième région d'impureté (14). La première région d'impureté (12) possède : une première région (12a) qui est en contact avec la deuxième région d'impureté (13); une deuxième région (12b) qui est en contact avec la première région (12a) est positionnée sur le côté opposé de la première région (12a) vers la deuxième région d'impureté (13) et présente une concentration d'impuretés supérieure à celle de la première région (12a); et une troisième région (12c) qui est en contact avec la deuxième région (12b) est positionnée sur le côté opposé de la deuxième région (12b) vers la première région (12a) et présente une concentration d'impuretés inférieure à celle de la deuxième région (12b). D'un côté (SW) d'une tranchée (TR), le film d'isolation de gâchette (15) est en contact avec la première région (12a), la deuxième région d'impureté (13) et la troisième région d'impureté (14). L'invention réalise ainsi un dispositif semiconducteur au carbure de silicium dans lequel la résistance en conduction peut être réduite et la tension de claquage peut être augmentée, ainsi qu'un procédé de fabrication dudit dispositif semiconducteur au carbure de silicium.
(JA) 炭化珪素半導体装置(1)は、炭化珪素基板(10)と、ゲート絶縁膜(15)と を備えている。炭化珪素基板(10)は、第1不純物領域(12)と、第2不純物領 域(13)と、第3不純物領域(14)とを含む。第1不純物領域(12)は、第2 不純物領域(13)と接する第1領域(12a)と、第1領域(12a)と接し、第 1領域(12a)から見て第2不純物領域(13)と反対側に位置し、かつ第1領域 (12a)よりも高い不純物濃度を有する第2領域(12b)と、第2領域(12b )と接し、第2領域(12b)から見て第1領域(12a)と反対側に位置し、かつ 第2領域(12b)よりも低い不純物濃度を有する第3領域(12c)とを有する。 ゲート絶縁膜(15)は、トレンチ(TR)の側部(SW)において、第1領域(1 2a)と、第2不純物領域(13)と、第3不純物領域(14)とに接する。オン抵 抗を低減し、かつ耐圧を向上可能な炭化珪素半導体装置およびその製造方法を提供す る。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
Also published as:
EP3125297US20170110534